我到过德国六次，其中五次是因为到汉诺威CeBIT参展或讲课，德国经验只局限机场与展场之间。此行是受邀到硅谷为华美半导体协会（CASPA）与臺湾硅谷产业科技协会（TAITA）的年会演讲，顺道拜访硅谷的重点公司，然后从旧金山飞柏林参加蔡司（Zeiss）的创新高峰会（Quality Innovation Summit），并以「Reshaping Global ICT Supply Chain」为题，做一小时的报告。无论美国、德国公司，他们共同的议题都是「半导体与AI服務器」，也都关心臺湾在美中贸易大战中的角色与可能的发展，而我沿著蔡司这条线，汇整出我所理解的欧洲企业。这次在臺湾蔡司总经理章平达（PT Cheong）的安排之下，在演讲之前与集团总裁佩澈（Andreas Pecher）、IQS部门总裁瓦维拉（Marc Wawerla）等三位决策高层见面。总裁佩澈甚至帮我联系了主导半导体EUV光学设备的技术长史坦乐（Thomas Stammler），让我亲访超级微影机的生产基地，也让我有机会深入探索德国工艺最顶级的殿堂。双轨发展，深耕核心客户蔡司调整参加大型展会的经费，拿来举办深耕核心客户的「Zeiss-Quality Innovation Summit」。蔡司高层深信，产业景气在地缘政治的作用下存在很多變量，开拓新市场之外，仍须与主力客户、代理商维持深度的信赖关系，蔡司的经营理念是敏感有效的双轨策略，而不只是维持上下游伙伴关系的线性思维。在柏林举办的高峰会是个将近2,000人参与的大型活动，除了几个不同轨道的演讲厅之外，蔡司包下整个展览场，展示在不同市场领域的应用范例。蔡司共有4.3万名员工，是年营收超过100亿欧元的公司。这家坚持技术研发，维持长期经营品质的不上市公司共分为四大部门，分别是专攻消费市场的视觉镜片（Vision）部门、半导体事业部（Semiconductor and SMT）、工控事业部（Industrial Quality Solutions）、医疗事业部（Medical）。四大部门中，视觉部门规模最小，但却是市场上最熟悉的蔡司品牌。许多人不知道，蔡司除了在眼镜视觉市场上称霸全球，也是ASML在光学技术上最重要的战略伙伴，而工业控制与医疗设备也是世界翘楚，光是使用蔡司设备进行眼球微创手术的案例已经超过1,000万人了。做为一个涵盖全球市场的大公司，对于地缘政治、分散型生产体系的形成非常敏感。现在蔡司正在重塑对于亚洲产业与市场的经营策略，也正在摸索东亚电子产业生产体系，未来与蔡司之间的连结模式。2024~2025年在美国大选、中国经济备受压力的现实下，全球的工业国家都在面对资源重新配置的压力，我们知道全球化的时代飘然远去，如何重新找到定位，这已经不是纸上谈兵的议题，而是现实上必须面对的企业生存关键。对于蔡司这种等级的制造厂，甚至是已经在全球供应链上活跃的厂商，都应该以建构全球价值，创造工作机会为理念，否则掠夺型企业横行的同时，我们所坚持的ESG、公平正义还有意义吗？不管是参与大型展会，或自行举办产品说明会都是与社会沟通的环节，这些都不该只是将本求利的算计，知识与经营利益的分享、共创、共有，才是企业经营的真正价值。

2024年10月6日，我到国家戏剧院观赏朱宗庆打击乐团击乐剧场《六部曲》。打击音乐水准极高，让观众感受到洗涤心灵的音乐飨宴。国家戏剧院是一座智能剧院，舞臺背后设有巨型银幕，能与表演者进行虚实结合的互动。表演过程中，银幕上出现浮云、瀑布、抽象光影等动画。感觉上打击乐器与银幕图像较无實時地关联。在我脑海中浮现的是各种打击乐器的實時梅尔频谱图 （mel spectrogram）。梅尔频谱图是一种变形的频谱图，常运用于语音处理和机器学习。它与频谱图类似，显示音频信号随时间变化的频率内容，但其频率轴不同。我发展一套AI工具MusicTalk，其中一个功能可以實時分辨出一首乐曲中同时演奏的乐器种类。MusicTalk将乐器的声音转换为梅尔频谱，并以特殊AI演算法分析，准确度接近95%，是迄今最准确的方法。我在开发MusicTalk时，研究许多打击乐器的梅尔频谱图，因此在《六部曲》的演奏过程中，各种变化多端的梅尔频谱图不断在我脑海中浮现。将抽象动画与敲击声音连结并不容易，若能将敲击声音与科学结合，将更具意义。第一位以科学系统化赋予敲击声意义的是奥恩布鲁格（Leopold Auenbrugger, 1722～1809）。他是旅馆老板的儿子，在维也纳大学接受医学教育，深受Gerard van Swieten影响。1761年，他出版小书《新发明》（Inventum novum），成为以叩诊法（percussion in the diagnosis）诊断胸部疾病的第一人。尽管传说他的发现灵感来自童年敲打父亲酒桶的经历，但更可能的是他敏锐的音乐耳朵让他能分辨出胸部病变过程中的音调变化。他描述各种病变如何导致叩诊时音调转变为不同音色，如「高音」（sonus altior 或鼓音）、「低音」（sonus obscurior 或模糊音）、或「钝音」（sonus carnis percussae 或肉叩音）。这些发现后来得到临床诊断的实证。奥恩布鲁格一生酷爱音乐，经常在家中举行午后音乐聚会，莫札特 （Wolfgang Amadeus Mozart, 1756～1791） 一家也曾受邀参加。他的2个女儿都很会弹钢琴，宾客们曾评论说：「她们两人，尤其是姐姐，弹得非常好，并且极具音乐天赋。」10年后，莫札特为萨尔茨堡（Salzburg）创作一些新歌剧，其中之一是日耳曼喜剧《烟囱清洁工》（Der Rauchfangkehrer）。该剧于1781年首次在维也纳国家歌剧院上演，剧本正是由奥恩布鲁格撰写。奥恩布鲁格的音乐艺术天分无庸置疑，能以极具创意的方式将器具的敲击声赋予科学 （医学） 的意义。奥恩布鲁格的成就，影响我对利用敲击工具（乐器）解释科学现象的兴趣。我开发出 AI 工具 WatermelonTalk，能将拍打西瓜的声音分为4类，代表不同的成熟度，准确度高达94%，是迄今最精准的成熟度判定方法。在聆听《六部曲》时，我期望编剧者能充分利用如MusicTalk这类AI工具，以科学方式利用未来剧院的智能银幕，呈现敲击乐器的特征，使观众更能理解乐器所表达的内涵，进一步促进音乐与科技的深度结合。

如果光子可以如电子般的携带信息，自然它可以同时应用于通讯和计算。 光子最早应用于線上通讯，譬如过去互聯網应用中以光纤替代电话线，自然是以光子替代电子来携带信息。 最近光子通讯再被提上台面是因为AI服務器。未来大部分通讯会发生在芯片与芯片之间、服務器与服務器之间，巨量的信息传输是目前信息的处理、传输中最损耗能量的部分。 但是现在服務器芯片的设计于传统PPA（Performance、Power、Area）的考量中倾向对于效能的追求，低功耗与散热的需求在设计阶段就顾不上了，只好在制程与先进封装中讲究。这是矽光子被排到半导体时程上的最大动力。 光子能用于通讯，能否用于计算呢？在1960、70年代发明雷射、类比信號处理时，光子计算（photonic computing）的概念就启动了，80年代开始研发光子元件。90年代要走向应用、量产时，为时已晚。90年代初的先进制程大慨在0.5~0.8微米之间，但是光子元件的尺度大多在微米以上，在晶圆上难以制作出功能可以与电子元件匹敌的产品。之后，就愈差愈远了。 光子计算再度被认真考虑也是因为AI的兴起。AI的计算，不管是卷积神经網絡（Convolutional Neural Network；CNN）或者是在大型语言模型中使用的变换器（transformer）模型，其最底层的计算都是矩阵乘法的平行运算。數據量大，但是演算法相对单一，这是光子计算的良好应用场域。 2016年沈亦晨（Yichen Shen）及其研究伙伴提出用光子计算来处理深度学习的想法。 光子元件种类繁多，在此应用被选中当成类似半导体线路基础元件晶體管的是马赫-曾德干涉仪（Mach-Zender Interferometer；MZI）。 MZI是矽光子的基础元件，常用来调制（modulate）光的相位（phase）。当光进入MZI后，首先经过分光器（splitter），光被分离成2束而在个别的光路（optical path）上前进。在其中一条光路上光不再受任何作用；另一条光路上，有一个可控的电压可以施加在光路的构成物质，改变物质的折射率（refractive index），进而改变在此光路上光的相位。最后2条光路上的光再合并（recombine），二者会相互干涉。如果其中有一光路受到相调控，2束光会形成破坏性干涉（destructive interference），而在2个光路出口所测得的光强度（intensity）会有所不同。这就是MZI可以如晶體管用于计算的原理。 MZI就是光集成電路（Photonics Integrated Circuit；PIC）的基础单元，利用MZI可以组成光集成電路来计算矩阵相乘，这就是光子计算于AI的应用场域。 光子计算可以利用薛汀格微梳（Schrodinger microcomb）大幅提高计算效能。薛汀格微梳是用连续波（continuous wave）雷射光源分离为在频率空间等间距的多重光源，可以用于平行计算。一个微梳可以产生数十乃至于数百个频率的光线，用于平行计算。在某种程度上，薛汀格微梳大幅的弥补一般光元件尺度较大的缺陷。 2016年光子计算方案提出时，矽光子的技术离成熟还很远。在过去「异质整合蓝图」（Heterogeneous Integration Roadmap；HIR）进程中，2020年矽光子才会上场，实际上矽光子的量产时程远迟于此。 最近提议的用钽酸锂（LiTaO3）来做矽光子元件，进一步提高用MZI来做光子计算的可行性。 钽酸锂在5G時代已开始使用，是与半导体制程兼容的材料。它的制作成本低，且有几个物理特性适合MZI的制作。1. 低双折射性（low birefringence），线路设计简单，可以提高光元件密度；2. 低光学损耗（low photon loss），传导信号容易维持；3. 可以制作高效能MZI。用它做的MZI可达40 GHz的电光帶寬（electro-optical bandwidth），并且拥有1.9V•cm的半波电压长度积（half wavelength voltage length product，这数字代表使光相位反转180°所需的电压乘以长度，愈小愈容易调制相位）。 光子计算理论上速度快、功耗低，是现在计算面临各种物理壁障的可能出路之一。过去因为矽光子的技术未臻成熟，光元件的尺吋远大于微电子元件的尺吋，所以光子计算一直未能浮上台面。现在藉著AI服務器的兴起驱动矽光子技术的发展，获得额外的产业推动助力，搭乘顺风车。应用上选择与AI高度相关的ASIC类型的计算，再看能否有个起始的立足点。

一年一度的OCP Summit（Open Compute Project）开放运算計劃高峰会，在10月14日起于美国加州圣荷西市举行。OCP于2011年，在Meta的主导下成立，目的是借由开放的平臺，使得在數據中心的硬件建置，能有统一的规格，有助于供应链的建立。讲白话一点就是借由标准化及多家供应商，好降低成本。拜这两年AI服務器及云端运算的蓬勃发展，今年（2024年）会场吸引超过7,000人参与，以及100个展示摊位，再加上200场以上的专题演讲，可谓盛况空前。去年的OCP的展示现场，除了美国云端业者、供应商外，几乎都是臺湾厂商的天下，显示出臺湾在AI运算硬件供应链上强大的实力。今年展示摊位出现几家日韩存儲器，以及中国大陆服務器的制造商。延伸报导OCP扩展AI开放系统战力　NVIDIA助阵献宝GB200大会一开始的主题演讲，照例是由几家云端服务业者及主要芯片供应商（GPU/CPU）所担任。轮到英特尔（Intel）數據中心业务的执行副总演讲时，还在谈老掉牙的x86平臺，听众都觉得乏味之际。臺下突然间有一个人跳了上去，原来是下一场要演讲的超微（AMD），也是數據中心业务的执行副总。原来两家公司在x86平臺上彼此征战这么久，现在要开始结盟共组x86生态圈，以对抗来势汹汹的ARM CPU。接著两个人就开始介绍x86的优点，包括了可信赖的架构、指令的一致性、界面的共容性等优点。两个人还时不时的调侃对方的CPU，暗示自己的还是比对方的好。所以商场上没有永远的敌人，但因此会成为朋友吗？这个安排好的桥段，成为了当天会场上的亮点。同一个时段两家业者的CEO，也在西雅图宣布这项结盟。延伸报导ARM、高通AI PC网内互打 英特尔、超微捡到枪　x86不战而胜AI for AI 是在会议中另一个响亮的口号，但是第一个AI的意思是accelerate infrastructure，也就是要加速AI运算硬件的升级（scale up）以及平行增（scale out）。算力的需求是持续地在增加，会场上的研讨会不断地在呼吁，诸如存儲器的储存空间不足，由目前的HBM3要增到HBM4。數據的传输速度需要再增快，由400 Gb要到800 Gb，甚至1.6 Tb。AI交换机处理信號的能力，也需要到 51.2 TB以上。每一机柜的电力需求，目前的NV72已经到了120 KW，会场中已在讨论250 KW的方案,甚至未来直接来到400 V或800 V直流高压系统。随著电力的增加，伴之而来的就是热的解决方案。气冷的极限在于每平方厘米可散掉100 W的热，未来的高速运算芯片，所产生的热会达到每平方厘米500 W，因此用液体来冷却是必要的途径。会场中的诸多讨论都在敦促供应商们，要将硬件升级并横向扩充，唯一没有被抱怨的是芯片的先进制程，可见我们护国神山的杰出贡献，深获各界的肯定。顺带一提的是去年整个AI數據中心的市场规模是2,600亿美元，扣掉建筑、机房地硬件设施，以及半导体中的存儲器，其核心的半导体如CPU、GPU、switch ICs等就达到820亿美元的市场规模，这其中有相当的一部分是进了护国神山的口袋。会场上也观察到几件耐人寻味的事，众所周知云端服务的系统业者都希望能有定制化自研的xPU，导致几家SoC的大型公司如博通（Broadcom）、迈威尔（Marvell）、以及联发科，都开始客户端ASIC的设计服务。基于小芯片（chiplet）未来会扮演愈来愈重要的角色，SoC公司因为熟捻于供应链中的晶圆代工、EDA设计軟件、封装测试等环节，未来也有可能增加提供小芯片的设计服务的事业。而ARM正挺身而出，想要建构此一生态系。目前的AI數據中心几乎是NVIDIA一个人的武林，NVIDIA有GPU、CPU、ASIC，负责scale up传输的NV link，以及 scale out传输的Infiniband，更可怕的还有CUDA的軟件作业平臺，以及能作为超级电脑的系统架构。NVIDIA做了上下游缜密的整合。其他公司所组成的复仇者联盟，对应的有不同品牌的xPU，负责传输的PCIe、UA link、Ultra Ethernet等。这就如同苹果（Apple）手机与Android系统的差别，再怎么样苹果自成一格的手机，总是比其他各家使用上来的流畅，且不容易当机。延伸报导ARM来势汹汹　英特尔与超微携手x86化敌为友天下武功，唯快不破。NVIDIA对应著铺天盖地天兵天将的来袭，策略就是一年一个新机种，让竞争者疲于奔命。然而800磅的大猩猩每年要脱胎换骨一次，就必须要具备强有力的指挥系统，这就难怪NVIDIACEO黄仁勋得有40多人直接跟他报告了。

如同十多年前的日本安倍经济学的三支箭，以拯救日本长期的通缩、振兴经济，提升日本的竞争力。在1980~90年代，曾是世界第一的日本半导体产业，经历失落的30年，最近不约而同地射出了三支箭，希望能一举扭转目前的颓势。东京大学的黑田忠广教授，甚至称之为「热水中被煮著的青蛙，突然间跳了起来。」是哪三支箭要来振兴日本的半导体产业？第一支箭就是日积电（JASM），臺积电的熊本厂；第二支箭是日本政府主导，结合几家日本重要企业，在北海道设立的Rapidus，直接切入2納米的制程；第三支箭就是臺积电在日本筑波，设立的3DIC先进封装的实验室，与东京大学及日本材料及设备厂商合作。这三支箭都需要仰赖外国的技术及资源，日本舆论将此比拟为，在19世纪幕府时代的「黑船事件」。黑船事件开启日本与西方世界的交流，明治维新接著发生，一举让日本进入世界强国之林。这三支箭分别都有其目的，而合起来就成为日本半导体的复兴大业。首先，日本长期以来未持续投资在半导体先进制程，因此制程技术停留在40納米。日积电的任务就是要填补28～16納米的空缺，并且配合到日本产业所需的车用IC及影像显示IC。第二支箭就有很大的争议了。在没有任何先进制程的学习曲线支撑下，直接切入2納米，现阶段三星电子（Samsung Electronics）及英特尔（Intel）都做不到，这岂不是痴人说梦？虽然有美国IBM及欧洲Imec的技术转移，包括EUV技术，但是研究机构的技术，相对于要实现高整合度的IC，仍有一段相当的距离。日本是如何盘算第二支箭？原来由16到3納米，使用的是鱼鳍式晶體管（FinFET），到了2納米晶體管就须改为GAA（gate all around）或称为nano-sheet。与其由16納米切入，需要建立FinFET的学习曲线，在后头苦苦追赶，倒不如孤注一掷，直接进入下一个時代的晶體管。虽然离臺积电仍有段距离，但是不会输三星及英特尔太远。这只箭是大胆的，但不失为好的策略。第三支箭就含有长期的战略意义了。3DIC不只是先进制程需要，成熟制程所制作的IC也是需要的。如果说摩尔定律是半导体元件尺度的微缩，那3DIC就是电子系统尺度的微缩了。这平臺提供将各式小芯片（chiplet）密集的堆叠，造就系统特性上的提升。日本优异的半导体材料及设备供应产业，更是强化3DIC技术的重要基石。当日本在80年代末期，自诩在许多产业上创下全球第一，尤其是石原慎太郎及Sony創始人盛田昭夫合著的《可以说NO的日本》，彻底地激怒美国，开始对日本输美的半导体设限，并扶植韓國。那个时期个人正在美国当研究生，有回遇到来自日本的半导体教授。当他知道我来自于臺湾时，趾高气昂地问我，「你知不知道日本统治臺湾多少年？」。相似的场景在2000年后，我参与一个半导体国际会议的筹办，当与会的委员都希望日本能多贡献投稿的论文。日本的代表面有难色地说「我们已经不是世界第一了，甚至连亚洲第一都说不上」。日本并没有像美国，大剌剌地要臺积电将最先进的制程搬到美国，而是反求诸己，邀请臺积电的成熟制程来日本设厂，而先进的制程想办法自己解决。充分地表现出东方文明克己复礼的美德，另一方面也维持住日本民族的自尊心。我个人对于日本文化中的职人精神，是打从心底的佩服。有回在日本参加光电半导体研讨会，当时在报告单波长的半导体雷射研究，用于长距离的光纤通讯。要实现单波长，需要在雷射底部制作一精密的长条形光栅结构，以选择所需要的雷射波长，当时这是个相当挑战的工作。日本的研究人员不是只做1条，而是连续做3条，在一个元件上产生3个不同波长的单波长半导体雷射。我在臺下看得目瞪口呆，久久无法平复。1960年代末期日本经由美国的授权，已逐渐在半导体产业站稳脚步，当时的美国Richard Nixon曾警告过，「日本是个有文化的民族，绝对不会满足于只销售晶體管」。这三支箭涵盖成熟制程、先进制程及先进封装，若能支支中的则复兴大业可期。我相信第一支及第三支是会命中目标，第二支箭的难度较高。但是在日本既有文化底蕴的加持下，第二支箭命中的机率还是有的。

好笑的是这条中央社发的消息持续被其他媒体引用，引发后续讨论。我以为臺湾是半导体之域，媒体至少有起码的半导体ABC知识。别闹了，8nm！这个信息内容内容有不一致的地方，氟化氩（ArF）雷射的波长是193nm，氟化氪（KrF）雷射的波长才是248nm。从另外2个数据来看，248nm几个字比较有可能是误植。用氟化氩雷射当光源，干式（dry）曝光机一般的分辨率（resolution）在80~90nm左右，浸润式（immersion）曝光机一般的分辨率在38~40nm左右。公布的数值在两者之间，我猜是干式的曝光机再加上已知的可以改善光学系统的诸种手段。这里讲的分辨率，一般是指单次曝光（single exposure）所能达到的最小尺度。數據中的另一组「套刻精度小于8nm」则是引起此次无妄之议的罪魁祸首。两岸译名有所不同，曝光机在中国叫光刻机，而套刻精度在英文中是overlay accuracy ，指的是上下2层光罩层对准（align）可能产生的最大误差，这与能用此曝光机能做出何种技术节点的能力完全不是一回事，但是套刻精度只有8nm的曝光机，肯定做不到8nm的制程也是铁铮铮的事实。上述的信息对我来说，只是中国的曝光机能力已进入以准分子雷射（excimer laser）为光源的第一代曝光机，如果其表现真如其规格所述，这算是改良过的第一代DUV曝光机。再进一步发展是浸润式氟化氩曝光机（ArF immersion lithography）。虽然水的折射率1.333理论上可以提升机器设备的许多规格，但是由于运作机制存有主要变化，发展所需时间可能较长。更进一步是极紫外光曝光机（EUV lithography），这个有些难。毕竟现在ASML的极紫外光曝光机是DARPA于90年代就开始研发的。即使以现在的技术和后发者的知识可以缩短开发时程，但是EUV的光源产生和光学系统与DUV完全不同，多费些手脚也是理所当然。所以中微半导体董事长尹志尧说，中国的机器设备与客户群处在技术领先位置的国外厂商相比，还差了两、三代是确评。至于晶圆制造厂的制程能力呢？分辨率只是曝光机臺本身的能力，制程中还有其他众多手段可以改进在晶圆上最终图案化（patterning）的能力，其中最为人知的手段是多重曝光（multiple exposure）如曝光蚀刻曝光蚀刻（Litho-Etch Litho-Etch；LELE）、间隔物辅助双图案化（Spacer-Assisted Double Patterning；SADP）、光刻冷冻曝光蚀刻（Litho-Freeze Litho-Etch；LFLE）等方法；也有行之有年光学邻近校正（Optical Proximity Correction；OPC）等方法。例如氟化氩浸润式曝光机的单次曝光分辨率在38~40nm左右，经过上述方法的处理晶圆上的最小尺吋可以精确到10~12nm。中国早已进口氟化氩浸润式曝光机，臺积电可以用以制造7nm制程，中国当然也可以，良率高低和时间早晚而已。至于更先进的制程节点也并非全无可能，也是良率、成本和产能的问题。所以中国半导体制程的能力问题，根植于其先进制程设备的自制率，其弱势是在曝光机、离子植入机（ion implanter）和电子束检测系统（e-beam testing system），其中曝光机的自制能力自然最受瞩目。如何跨越外在设下的限制？除了沿外界已经发生过的EUV研发路径之外，納米压印（nanoimprint）可能是一个途径。納米压印已经应用于3D NAND的量产，机臺的分辨率在5nm左右，只是它的晶圆产量（wafer throughput）不高。但是它的机臺单价较低，目前解决方式就是以机臺数量来弥补产能。在DRAM与逻辑的应用上，納米压印在良率还有所不足，得改善如颗粒等问题。納米压印机中国已有了，问题也是要花多长时间才追得上世界技术前沿？

2001年安隆（Enron）事件发生时，我正在伦敦结束我募资路演（fundraising roadshow）的定价（pricing），听到这消息有如平地惊雷，还存了一丝侥幸。侥幸的是幸好订价已经完成，募资到手，但绝称不上圆满，因为想在长久的资本市场中运作，得要让投资的人留有合理的获利余裕。定价如果定在最高点，募资方占了便宜，但也肯定会烫了投资人的手，恐怕以后就别想再进出资本市场了。 安隆事件后股市下跌，刚买海外存托凭证（Global Depositary Receipt；GDR）的客户怕是要抱怨了。 回来之后，立即在DIGITIMES专栏为文表达关切。事情也正如预期的有立即冲击，而且余波荡漾，之后2年内因为安隆事件的影响股市大跌2、3次。当时五大会计师事务所的龙头安达信（Arthur & Anderson）集团自此烟消云散，五大变成四大。 9月13日全球四大会计事务所之一的普华永道（Price Waterhouse Cooper；PwC）因卷入恒大集团财务数据造假风暴，遭中国大陆财政部和证监会合计重罚人民币4.41亿元；中国财政部并给予以普华永道警告、暂停经营业务6个月、撤销普华永道广州分所的行政处罚。 普华永道现在于全球四大会计师事务所中，全球市占率是第二位，约32%，在中国市场中却是龙头，其中国的营业额占全世界营业额在大致在5~10%，因年份而异。在中国市场因所受处分因而遭受的直接财务损失也许在普华永道可以承受的范围内，但是报导中也提及受普华永道未如实揭露恒大财务状况而受影响的机构或个人可能发起集体讼诉，这个可能的风险就无法估算了。 恒大与安隆在其尖峰时期的市值其实相若，都是数百亿美元的公司。但是恒大的负债超过2萬億人民币，是全世界负债金额较大的公司之一，其坍塌所外溢的影响对于整体经济的打击要大得多。 遭遇到这类的事件，后续的各方反应也很典型。首先，出事事务所集团的法遵（compliance）部门会就此一事件本身调查。对于相邻地域、类似产业等有较高风险的客户也会彻底盘查，先期排雷。 至于政府的监管部门，除了对出事的公司及会计师事务所调查惩处外，接下来的大致是透过立法手段，对于会计及审计规则施加更严格的规定—这些亡羊补牢的措施需要时间来研究、修订。实施之后因为可使用财务操作空间受到限缩，有些公司会承受不住，继续爆雷。这也解释为什么安隆事件发生后还余波荡漾不断。 那么一个房产公司的坍蹋与电子或半导体产业有什么关系？产业市场各异，的确关系不太，但是底层的金融财务是相通的。财务金融的稳定性在于公正第三方的审计签证所产生的信赖。一旦信赖丧失了，金融市场就得动荡一阵子。在那次募资之后，我们的会计师事务所恰好原先属于安普达集团。安普达的解体、重新整并也著实让我们兵荒马乱了一阵子。 至于此次的恒大事件会怎样影响金融世界？只能期待中国股市与其他股市的连动没有那么强烈，风浪小些。至于普华永道的变动以及它怎么影响其他产业的厂商？再看看吧！

中风是全球导致死亡和致残的主要原因之一，其中由运动障碍引起的功能性残疾是中风后常见的问题。约60%的中风患者在中风后失去行走能力，20%的患者在1年后仍无法独立行走。恢复行走能力在中风康复中至关重要，直接影响患者的生活品质。传统的物理治疗和职能治疗計劃，历来支持中风后的神经和功能恢复，但结果往往难以预测。为改进康复策略，机器人辅助步态训练（Robot-assisted gait training；RAGT）这种创新方法应运而生，专注于改善行走能力。RAGT透过重复特定任务，促进运动学习和功能改进。这项技术使患者能够参与高强度的训练，例如在10分钟内完成300步，减少依赖物理治疗师。结合物联网技术，RAGT进一步强化中风后的神经和功能恢复。RAGT有2种方法：末端效应器法和外骨骼法。在末端效应器法中，患者的脚放在足板上，模拟步态的站立和摆动阶段；在外骨骼法中，外骨骼装置透过驱动装置，在摆动阶段弯曲髋部和膝盖，并配合跑步机模拟站立阶段。综合研究深入探讨这些方法的临床、技术和监管层面的应用，为临床医生提供了有关机器人康复潜在恢复机制的宝贵见解。被动训练模式和重力补偿功能为处于急性或亚急性阶段的中风患者提供早期康复，使他们能够专注于运动控制。透过病历查阅，收集参与者特征、中风细节和合并症信息，同时透过脑部CT或MRI提供病变位置和中风类型的信息。为评估治疗前日常生活活动（ADLs）的独立性，须对病人进行多项评估，包括Berg平衡量表（BBS）、Brunnstrom阶段、匹兹堡睡眠品质指数、Fugl-Meyer下肢功能评估（FMA-LE）和总分（FMA-total）。在慢性中风患者的研究中，常使用POMA的移動性能评估来衡量平衡和步态，并使用BBS来测量姿势控制和平衡。这些参数在评估和定制康复干预計劃以达到最佳结果。下肢运动功能主要涉及平衡和步态，这些元素是相互关联的，在中风后经常下降。BBS以其在衡量平衡功能中的高信度和重测信度而著称，特别适用于中风幸存者的评估。步态分析是下肢运动功能的重要评估工具，推荐用于评估和增强中风后的行走能力。结合BBS和步态分析可全面评估平衡和步态，作为衡量康复干预效果的重要参数。这一综合方法提供了对患者在恢复移動能力和执行日常任务进展的全面理解。利用物联网技术，我们在中国医药大学开发出一套系统MRGtalk，这是一款针对中风及神经障碍引起的下肢康复的应用辅助前端系统，提升老年人的肢体活动和身体健康。MRGtalk使用普适计算（Pervasive Computing）进行下肢康复，强调肌肉力量的改善和行走能力的增强，包含：1. 增强感官反馈的三点支撑设计促进全负重的站立踏步训练；2.根据个人能力，可通过具有网页浏览器的固定或移动设备远程调整训练参数（步长、频率、轨迹和持续时间）；3.多患者独立训练模式优化时间和精力的使用。作为应用辅助前端，MRGtalk输出关键的训练参数。临床实验显示，其在改善中风患者的下肢肌肉功能、平衡和行走能力方面具有良好效果。MRGtalk简化RAGT过程，减少了治疗师提供手动辅助的需求，是资通讯技术运用于复健的一个典范。

两周前SEMICON Taiwan在臺北举行，这个年度盛会聚集全球各地重要的半导体厂商及菁英，共同探讨半导体未来的新技术及产业趋势，这其中最吸睛是对于未来两个「萬億」（trillion）的预测。第一个萬億是大家比较耳熟能详的，半导体的市场规模，会由现在的6,000多亿美元，成长到2030年的破萬億美元。臺湾2023年的GDP是7,551亿美元。第二个会破萬億的是单一封装芯片的晶體管数目会超越1萬億，目前的纪录是NVIDIA Blackwell架构GPU内涵1,040亿个晶體管，使用臺积电4納米的制程。所以要破萬億，还需要10倍的成长。在1980年代，我们所探讨单一芯片晶體管的数目是百万级（million），而2000年初来到10亿级（billion），又过了20年现在是萬億级（trillion）。10倍的成长在半导体界是司空见惯不足为奇，但是以10倍速度的成长且经历过50年，几乎所有可能的方法及创新的技术都用到了极限，所以萬億级晶體管的最后一里路将会是备极艰辛。位于比利时的Imec成立40年，是全球半导体相关先进技术最重要的研究机构，举凡FinFET、EUV、nano-sheet FET等，都是其领先提出并且实现。由于其中立的立场，以及拥有先进设备及优越的人才，吸引全球大厂进驻与其合作，因此被称为是半导体界的瑞士，所以由Imec来说明萬億级晶體管的实现是最恰当不过的。Imec在会场自家举办的论坛中提出CMOS 2.0的概念，也就是实现萬億级晶體管所需的创新思维及技术。这除了要持续微缩晶體管的尺吋，也就是more Moore；另外还需要先进的封装技术来配合，这就是more than Moore了。臺积电已经量产3納米制程，即将进入的2納米，晶體管的架构会由FinFET进入到GAA（gate all around）也就是nano-sheet晶體管。但是要持续进入到1納米以下，CMOS晶體管的架构要做结构性改变。我们都知道CMOS（complementary MOS）是由nMOS及pMOS组合而成，由最原始的平面式（planar） CMOS到FinFET以至于GAA，2个nMOS及pMOS一直都是并排在同一平面。但是到了1納米以下，为了更进一步的微缩，nMOS及pMOS必须要上下堆叠而非并排。也因为是上下堆叠可视为是一个晶體管，所以被称为是CFET。可以用堆叠方法做出1个CFET，同样的方法就可以做出2个以上CFET的堆叠，这样萬億级晶體管的晶圆不就可以实现了?其实不然，这还要许多尖端工艺来配合。要做到1納米等级的曝光显影，需要使用高数值孔径（NA=0.55）的EUV，此EUV造价不斐需要3亿美元。另外，上萬億个晶體管的耗电会轻易地超过1,000瓦，为了节省电力的消耗，研究人员提出晶圆背面供电的方法。现行的晶圆不论信號或者电源都是由晶圆上方所提供，所以电力需要经过十几层的金属往下，才会到达最下方需要电力来运作的晶體管。这就如同提了一桶水，走山路到到山顶去浇水，山路是愈走愈窄，好不容易到了山顶，可能只剩下半桶的水。直接由晶圆背面供电，是个立竿见影节省电力消耗的良方。臺积电在A16制程（1.6納米）将开始使用此背面供电技术，但是该如何实现？这需要晶圆键结技术（wafer to wafer bonding），包括bumpless技术。也就是将提供背面供电的电路制作在另一片晶圆上，然后与磨薄后主芯片的背面对准并键结，使两片晶圆结合为一体，这个程序需要在真空下加温及加机械力，而晶圆间的键结是依赖凡德瓦尔力（van der Waals force）来完成。这个技术在30多年前，我在美国当研究生时就已经发展，当时隔壁实验室正从事MEMS的研究，需要制作一个微小的空腔，因此手工组装一套半导体晶圆键结设备。没想到当初这套技术，如今成为实现萬億级晶體管的利器。既使有了更省电的CFET及晶圆背面供电技术，然而上萬億个晶體管仍旧会产生相当的热，需要从有限的面积内带走。Imec研究人员制作液态冷却的微流道，将冷液体引入到晶圆表面的热点，而将热带走的热液体，由不同的流道引出，并在外部做热交换。此微流道相当的复杂，需要将冷热液体分流，这很难用传统的机械加工来完成，而3D打印技术克服这个困难。半导体的晶圆技术总是不断地，在面对问题及解决问题的循环中匍匐前进。过往多依赖晶體管结构及晶圆制作技术来完成，现今先进封装甚至散热技术会扮演愈来愈重要的角色。此次SEMICON Taiwan所揭橥的两个萬億的目标，我们相信是会达成的。

矽基光子整合线路概念肇始于1985年，在1991、1992年时于SOI（Silicon-On-Insulator）晶圆上，展示低光子损失的波导。90年代初期的先进制程大致落在0.6~0.8微米之间，这还是6吋厂的年代。这个临界尺度比现在大部分的光子元件都大，那时若有比较成熟的光子元件与PIC（光子整合线路），和电子元件与EIC（电子整合线路）的整合是有说服力的，因为做出的光子元件尺吋与电子元件尺吋不会相差过大。 但是现在矽光子才开始要启动量产阶段。现在矽光子所要开启的时代叫大尺度整合（LSI；Large-Scale Integration），其定义是一个芯片上的光子元件数目在500~10,000个之间。下一个阶段的超大规模尺度整合（VLSI；Very Large-Scale Integration），亦即光子元件数目大于10,000个的整合芯片。熟悉电子集成電路的读者看到这个数目想必会哑然失笑，现在较先进的半导体产品其门数（gate count）动辄上千亿乃至于萬億以上， LSI上光子元件数目真的见小了。 芯片上光子元件的数目如此受限，其症结在于光子元件的尺度取决于矽的透明波长及折射率，结果就在毫米尺度范围。以任何PIC一定会用得著的波导来看，最小的波导寛220~500納米、高220~300納米之间，长度则从微米到毫米。其它的光子元件，如MHI、傳感器的面积从几百微米平方至几毫米平方不等，其他的调制器也都在这个数量级。 除了光子元件本身所占的空间之外，光子元件之间为避免互相干扰必须留有的间距，其实比光子元件本身更大。所以光子元件未来面临的第一个挑战就是利用PIC设计、材料与结构创新以缩小光子元件的尺吋。 一个芯片上容许的光子元件太少很难执行复杂的功能，幸好目前的LSI大致可以满足当下迫切需要的短、中距通讯应用需求。 第二个问题仍然是尺度的问题。PIC与EIC二者尺吋之间相差几个阶秩，这就造成单芯片整合（monolithic integration）中PIC与EIC难以匹配的问题。 举例来说，格罗方德（GlobalFoundries；GF）矽光子代工平臺使用12吋45納米SOI晶圆。对于EIC来讲，45納米也许是适合的制程平臺，但是SOI晶圆的价格比常规的12吋晶圆价格是倍数的昂贵；对于PIC而言，用12吋45納米制程是大材小用，单只是PIC的话，8吋的制程足矣。何况对于目前的目标应用AI服務器上的短、中距离通讯，高速、宽频、低功耗的需求是显而易见的，满足这些需求可能需要至少22納米才能制造的FinFET。EIC与PIC的兼容性益发紧张。 幸好先进封装也同时在此时兴盛，这使得矽光子元件的整合变得有弹性，选项包括2.5D封装、3D封装、异质整合（heterogeneous integration）等。 以目前即将进入量产的大型平行光学元件（LPO；Large Parallel Optics）以及联合封装光学元件（CPO；Co-Packaged Optics）为例，二者都是以2.5D先进封装的方式来整合EIC及PIC，以达到低延迟（latency）、低功耗以及其他的优点。 另一个问题是生态发展。矽光子元件整个产业链生态面临的问题之一，是来自于光子元件的多样化。 电子的EIC主要构成分子就是晶體管。虽然晶體管实际上还是有不同的种类、具有不同的特性，譬如逻辑线路的晶體管比较注重快速开关（switch）以提高运算效能；而DRAM线路的晶體管比较留意漏电流（leakage current），以延长信息保留时间（retention time）。但是即使晶體管的特性是有些不同，晶體管做为积体线路架构的基本单元是毋庸置疑的。 但是PIC的状况完全不同，尤其是负责编码光子信息的调制器，种类繁多。又由于现在一个芯片上光子元件数目还在可控范围之内，PIC设计工程师比较有机会去选择元件并调整其参数借以优化整体PIC的效能，也就是设计工程师看起来更像元件工程师（device engineer）。这使得芯片上调制器看起来五花八门，也在未来代工平臺的制程标准化平添一些小障碍。 另外的问题还有做为PIC代工产业的辅助生态架构问题，包括EDA、IP、PDK（Process Design Kit）、整合元件测试等问题。这些问题在矽光子代工过去做的比较久的GF著墨比较多，对于即将进入量产的其他公司应该也不会造成太大的障碍，毕竟这些都是在以前EIC代工业务发展过程都经历过的。 AI兴起之后，预计芯片与芯片之间、服務器与服務器之间的短、中距通讯会变成主要的通讯型态，甚至超过數據中心与终端用户之间的通讯量。由此强大需求来驱动矽光子技术的发展以及生产体制的成熟、完善是产业界的优先之事。