2024年前20大EMS/ODM業者，包括中國9家、台灣7家、及北美4家業者，這是以營收來進行排名，若是以「淨利」與「淨利率」，來檢視這二十家業者，又會透露出哪些訊息呢？若將這二十大業者的營收為X軸，淨利為Y軸，取對數作圖，可以明顯發現沿著一條斜線兩側分布的趨勢，這告訴我們，大型EMS/ODM要賺錢，事業規模非常重要，規模愈大的業者，往往能賺到更多利潤。鴻海、廣達與立訊便是明顯例子。這三家業者是營收前三大，其營收分別為2,137億、439億與360億美元，而淨利（初估）排名則是鴻海、立訊與廣達，分別賺了50億、19億、18億美元。但若就各家業者營收與淨利排名加以檢視，自然會有些異常分布的業者，其中淨利排名較營收排名為前，且差異至少為3個名次者，包括了Jabil（3）、Flex（3）、緯穎（8）、藍思（8）、Celestica（3）及Sanmina（4）。其原因要從淨利率來看。若觀察這20大業者，淨利率分布在0~7%，若以淨利率3%作為分野，可看到上述6家公司都在3%之上，尤其緯穎與藍思的淨利率，更高達6%以上。此6家業者加上立訊與廣達共8家，便是淨利率領先的族群。何以領先？原因有二，一是切入高毛利市場。北美四大業者在兩岸供應鏈業者相繼崛起後，就逐步退出了量大的3C市場，而著重工控、車用、電信與雲端、航太國防與醫療領域。而廣達與緯穎，抓住了雲端業者成為伺服器最大客戶的趨勢，發展ODM direct模式，更迎來此波AI伺服器爆發商機。二是垂直整合所導致。立訊與藍思都從零組件業者起家，立訊作連接器、藍思作機構件，持續擴展到其他零組件或模組，尤其立訊靠著一系列購併快速成長，之後才進到整系統組裝，由於零組件佔營收比重高且有系統組裝垂直整合優勢，可達成更高的獲利率。另一方面，淨利排名較營收排名為後，且差異至少為3個名次者，包括緯創（4）、和碩（6）、仁寶（8）、英業達（6）及聞泰（4），除了聞泰近年在ODM業務上多處虧損情況外，其餘4家業者均是台灣業者。若以川普發動貿易戰的2018年為起始點，觀察台灣電子六哥，除了廣達從2018年的1.5%淨利率，逐步提升至2024年的4.1%，及鴻海始終可維持2~2.5%外，這四家淨利排名較營收排名落差大的業者都在1.5%以下。除緯創可看到淨利率逐年提升的趨勢外，其餘三家並無看到明顯改善跡象。這幾家業者都是電腦系統廠出身，零組件事業與垂直整合程度難與中國業者相較，量大的3C電子，即便想做也未必拿得到大單。除了資料中心成為突破關鍵外，還有哪些市場區隔是台灣的優勢呢？是否該加速朝向北美業者模式發展呢？春節即將到來，也許可以靜下心來仔細思考後續獲利提升策略了。

這幾年，不論是中美貿易戰、COVID-19（新冠肺炎），乃至於川普第二任任期，科技供應鏈移轉都是關鍵課題，半導體產業備受關注，然而若要真正掌握供應鏈移轉的態勢，除了看晶圓廠外，也應關注主要的EMS/ODM業者發展情況與布局態勢，因為下游EMS/ODM業者的投資地點與量產規模，會帶動當地上游的發展，同時，在AI新一波浪朝下，不論是AI伺服器、混合實境（MR）裝置或是其他AI賦能產品，唯有EMS/ODM廠支持才能化創意為實物，真正在市場上落地。若在網路上用「Top EMS suppliers」或「 Top ODM suppliers」搜尋排名或研究報告，可以找到不少資訊，但在熟悉供應鏈的業內人士眼裡，業者名單總是殘缺不全，例如說台灣電子六哥漏了幾哥，或是許多兩岸業者並未列入統計，需要一個相對完整的排名。中、台業者各佔百大三分之一DIGITIMES針對全球事業範疇包括從事電路板/次系統/系統組裝，且銷售對象為非消費者之2B客戶的業者，逐一清點公司主要業務，收集各國EMS/ODM業者名單共235家，排除未上市、無公開數據者，篩選出具有財報資訊之公開發行業者153家，據此名單來進行排名與比較分析。若取前100大業者，台灣與中國業者約各佔三分之一，其餘的三分之一企業，約是北美、東南亞及印度、歐洲各10家左右，剩餘4家則是日本業者。這百大業者中，以前20大業者最為關鍵，其營收合計便佔百大的85%左右，淨利也佔了約80%，掌握這二十大業者有助於掌握供應鏈最新態勢。 前二十大中系企業數目首次超越台商我們以公司上市地點進行統計，自2020年起就呈現台灣與中國業者各8家，北美業者4家的穩定結構，但2024年出現了變化，北美業者仍維持4家，但中國增為9家，台灣減為7家，主要原因在於台灣業者佳世達近年發展策略橋強調整合價值、不拼量產規模而退出前20大。另中國手機ODM三強之一的龍旗於2024年3月掛牌，首次揭露營運資訊並依其營業額正好位居第二十大之故，其餘入榜業者均是過去幾年始終在榜單上的熟面孔。（註：若將在中國掛牌的環旭電子視為台商，則2024年台灣與中國業者均各為8家）除了鴻海長年位居龍頭外，其餘業者營收與名次的變動主要跟AI伺服器及蘋果（Apple）/手機訂單有關。取得AI伺服器大單的廣達、緯創、英業達、緯穎，其2024年營收成長率分別達到26%、17%、22%及45%，鴻海雖僅成長8%，但其子公司工業富聯也有超過20%的成長。此外，華勤營收成長25%，AI伺服器業績成長是其中一個驅動力，而AI伺服器後進者的和碩與仁寶，營收則分別負成長13%與7%。而在蘋果及手機訂單方面，持續購併與擴大蘋果訂單戰果的立訊與比亞迪電子，營收分別成長了10%與29%，而2023年底以人民幣158億元出售中國手機產線退出市場的Jabil，營收則衰退了21%。而中國手機ODM三雄中，聞泰不堪ODM事業虧損，已於2025年1月宣布將其出售予立訊，專注半導體事業發展，而華勤與龍旗業績持續成長，尤其龍旗在約佔一半營收的最大客戶小米2024年銷量大幅提升的情況下，也帶來高達73%的營收成長。2024年前20大業者合計營收為5,858億美元，較2023年成長6.5%，擺脫了2023年景氣低迷負成長9.4%，然若細看業者營收變化落差巨大，掌握市場趨勢與掌握大客戶成為追求高成長的關鍵所在！

2D材料代表物質石墨烯（graphene）在2004年被發現，迄今已逾20餘年。2D材料能被迅速被推上半導體界元件研發檯面，學術界功不可沒，未來還會是如此。 2D材料為何會被應用於半導體先進元件的製程之中？原因還是要克服先進製程的短通道效應（Short Channel Effect；SCE）的負面效果。 在通道尺度的微縮過程中，通道厚度也必須跟著持續微縮，就是減薄。但是變薄的通道會造成新的問題。首先，它會使SCE益發嚴重。另外，量子效應出來了。 具體的SCE相關負面效應包括漏電流（leakage current）增加、閾值電壓變化（threshold voltage variability）、汲極感應勢壘降低（Drain-Induced Barrier Lowering；DIBL）、載子（carriers；電子或電洞）通道狹窄等。 量子效應則主要指量子限制（quantum confinement），會在通道裡形成新的離散能階（discrete energy levels），因而使載子容易發生散射，降低載子的遷移率。 用2D材料來替代過於單薄的矽通道有點令人匪夷所思，因為2D材料乃是至薄之物－它只有單一層（monolayer）原分子。 以下面將述及的MoS2為例，它一層的厚度僅有0.7nm。 2D材料能夠當成通道使用是因為2D材料的主要特性之一：它的原分子所形成二維的平面中，所有原分子的共價鍵在形成二維平面時完全與鄰近原分子相互結合而耗盡，沒有多餘的、空閒的懸空鍵（dangling bond）。因而如果堆疊多層2D材料－譬如堆疊多層石墨烯變成石墨，層與層之間也只會產生微弱的凡德瓦力（van de Waals force；基於兩層之間電偶極相互吸引的力，遠比兩層材料直接鍵結的力為弱），這是為什麼石墨烯可以從石墨塊材上用透明膠帶（scotch tape）先粘住，然後再只撕一層石墨烯下來的原因。 材料若帶有懸空鍵，容易吸附、聚積載子，對於流經附近的載子容易發生散射，降低載子遷移率，增加電阻及功耗。2D材料顯然沒有這個問題。像最先發現的石墨烯由於等效電子質量為0，遷移率高達106 cm2/Vs，接近光速的100分之1。可惜石墨烯是半金屬（semimetal），也就是說即使FET閘極不施加電壓，通道還是導電的。它不是可以用電場控制開關的半導體。 從已知的2D材料中選取合適的通道材料有講究的，在傳導性質上它先得是個半導體，再者它的載子遷移率要高，這是當FET通道的起碼條件。 2D材料中有一個族群叫過渡金屬二硫屬化合物（Transition Metal Dichalcogenide；TMD），這是學術界最先研究的領域之一。經過上述兩個條件的篩選，二硫化鉬（molybdenum disulfide；MoS2）適合做n-FET的通道材料；二硒化鎢（tungsten diselenide；WSe2）則適合p-FET，原因是2種2D材料在成長過程中如果有自然缺陷（defects）的話，容易形成相對的n、p電性，效果有如n、p摻雜（doping）。 有了合適半導體材料當通道後，還得有合適的金屬與之匹配，在通道兩邊才能形成源極和汲極。主要的考量是在通道和金屬之間要能夠形成較低的肖特基勢壘高度（Schottky barrier height），使得載子能順利通過介面、降低電阻和功耗。依此選擇條件，適合MoS2的金屬材料為銅（Cu）和鈦（Ti），適合WSe2的金屬材料為鉑（Pt）和鈀（Pd）。 不過以上的材料考量是基於原先僅有已知1,000餘種2D材料時的最佳材料選擇。2024年發表的學術論文中，AI一口氣又搜尋出50,000多種新2D材料，工程上的選擇得重新評量一番。 在選定源極、通道、汲極的材料之後，自然還有許多的工程問題要著手解決，譬如如何將2D材料置放於晶圓上？先在其它地方生產然後轉印（transfer）到二氧化矽上，抑或者直接在二氧化矽上直接用傳統半導體工藝長薄膜？前者工序繁複，後者缺陷較多；工程從來都是妥協與取捨的考量。 2D FET什麼時候會上場呢？Imec的技術路線路顯示是在CFET之後；亦即在A7之後逐漸入場，到A2成為主流。 聽起來有點天方夜譚，但是別讓那些已經與現實量度完全脫節的節點命名所迷惑；N2不是真的2nm，A2也不是2 Angstroms。A2節點的半金屬間距（half metal pitch；過去最早用以描述製程真實臨界尺度的量度）大概在6~8nm之間，這長度至少還容得下25~30個MoS2分子共價鍵。 再進一步的2D FET演化可以是用2D金屬材料來做源極和汲極，形成真正的2D FET—各FET全都落在一個單層平面之內了。材料選擇的考慮因素除了上述儘量降低介面之間的肖特基勢壘外，還要注意介面兩邊的晶格型態以及晶格常數是否可以容許順利的鍵接。這些工程問題的解決方式的線索，首先來自於第一原理計算（first principles calculation）以及AI的材料搜尋，計算力變成工程實驗的先導。 這裡我們看到一個半導體產業有趣的現象。先進製程的應用絕大部份是為了高效能、AI晶片的製造，而這些晶片反過來又被用於半導體製程良率的提升以及新材料的開發。這是一個關係密切的良性循環，也許是半導體產業還能持續往more Moore這條路繼續前進的新動力。

在2024年底剛開過IEDM的主題演講（keynote speech），二維場效電晶體（2D Field Effect Transistor；2D FET）及奈米碳管（carbon nanotube）被提起可能成為邏輯製程的未來技術。奈米碳管FET在1998年被倡議後，逾1/4世紀終於初露曙光，原因是奈米碳管的管徑在製造過程中已經可以被有效控制。但是我認為2D FET是可能性更高的未來邏輯製程技術；除了產業界努力的推進研發之外，學術界對於2D材料地毯式的搜索以及物理、化學定性也發揮相當大的作用。2D FET是2D維材料—僅有單層（monolayer）原分子的構造—做為通道（channel）材料的FET。1個FET中，一邊有源極（source）做為訊號載子（carriers；可以是電子或電洞）的來源，其傳導性質是金屬；中間是矽，傳導性質是半導體；另一邊是汲極（drain），用來收集載子，其傳導性質也是金屬。通道上的是二氧化矽，再上層的是閘極（gate），傳導性質是導電的。閘極施加電壓超過閾值電壓（threshold voltage）後，其電場會影響底下半導體的能帶（bandgap）分布，令其變成導體，載子就可以從源極流經通道抵達汲極被收集。2D FET就是用2D半導體材料來替代矽半導體，這實在是一次半導體產業本質上的顛覆：原來選擇矽晶圓材料最主要的理由就是矽是最合適的通道半導體材料，現在還使用矽當基材的原因則是過去圍繞著矽所發展出來龐大的工程製造體系以及設備和智財。體系和投資都太龐大了，輕易動不得。為什麼要使用2D半導體材料呢？這一切都要從短道效應（Short Channel Effect；SCE）談起。SCE是指製程微縮時，通道的長度隨之變短，因而產生對原先FET設計時預期功能的負面效應。原因是通道兩邊源極和汲極的電性已開始影響二者中間通道的性能表現了。SCE並不是新課題，它從80年代開始、或者1um製程時就開始對製程微縮的工程形成持續的挑戰。1um有多「短」？矽的共價鍵長度是0.234um，1um是400多個矽原子，理論上它就是個塊材（bulk materials），但是IC設計工程師就發現汲極感應勢壘降低（Drain-Induced Barrier Lowering；DIBL）、閾值電壓滾降（threshold voltage roll-off）及亞閾值露電增加（increased subthreshold leakage）。用白話說，FET不太受控制，電壓沒提升到設定值就自行部分開啟，漏電了。到了0.5um問題變得更加尖銳，除了以上的問題，因為通道變得更短，另外還產生熱載子注入（hot carrier injection）—載子因源極和汲極的高電場、克服材料位勢，跑到它不應該去的地方，譬如通道上方的氧化層，降低FET元件的性能及可靠性。這些問題就是邏輯製程微縮所要面臨的主要挑戰之一。早期的解決方案包括輕摻雜汲極（lightly doped drain）、柵氧化層厚度的改進（refinements in gate oxide thickness）、對通道的施以應力（strained channel）以提高其電子遷移率（electron mobility）、逆行井（retrograde well）、光環植入（halo implant）、雙柵極氧化物（dual gate oxides）、淺構槽隔離（shallow trench isolation）等原先等較傳統的半導體工程手段。到了更近年，問題益發嚴峻，比較不同的工程辦法產生了：一是採用不同的材料，譬如以金屬氮化鈦（TiN）替代導電的複晶（polysilicon），並佐以高介電質材料（high k dielectric materials）二氧化鉿（HfO2）代替原先氧化層的材料二氧化矽，用以重拾對通道開關電流的控制。另一個方向是大幅改造FET的結構，譬如在14nm變為主流的FinFET（鮨式FET），其本身就是3D結構，用以替代原先的2D平面結構（2D planar），這樣的想法持續進行中，包括現在正在量產的GAA nanosheet（環柵奈米片）以及未來的CFET（complementary FET；將NFET及PFET以堆疊而非並排的方式結合，以節省一半的晶粒尺寸），都是以新的結構來持續推進FET的效能、功耗以及面積的表現。這方面的製程推進雖然與beyond Moore的先進封裝不同而被稱為more Moore，但是可以發現現在其技術創造經濟價值的方法，已與較狹義的微縮以及傳統半導體工程手段的方式有所不同：是利用新材料、新元件架構乃至於新物理機制創造新經濟價值。這也意味著半導體研發競爭開啟典範轉移的新篇章。

人工智慧和機器學習中使用到卜瓦松分布（Poisson Distribution）。在貝葉斯推論（Bayesian inference），機率分布經常被用來解決原本難以處理的問題。其中一個具體的應用是卜瓦松迴歸，這是一種專門用於建模計數數據的迴歸分析方法。例如，卜瓦松迴歸可用於估算與搭乘飛機相關的感冒次數，或預測某個事件期間的緊急服務呼叫次數。卜瓦松迴歸是一種廣義線性模型，其使用對數作為（典型）連結函數，並假設反應變數遵循卜瓦松分布作為其機率分布函數。卜瓦松分布提供簡單而有效的數學框架，使得計數型AI分析變得更加精準和可解釋。這個分布以發明者卜瓦松（Siméon Denis Poisson, 1781～1840）命名。我2015年參訪巴黎的法蘭西科學院（Académie des Sciences） 時，意外地看到卜瓦松的手稿。卜瓦松出生於法國的皮蒂維耶，自幼展現出非凡的數學才能，迅速成為19世紀最具影響力的數學家之一。他在機率論和解析力學方面做出突破性貢獻，在數學和物理學界留下深遠影響。他的卓越才能、謙遜和對知識的奉獻繼續激勵著數學家和科學家，改變我們對機率、數理物理和解析力學的理解。1838年，他發表卜瓦松分布，這是一種適合描述單位時間內隨機事件發生次數的機率分布。起初，卜瓦松分布並未有很多實際應用。波特凱維茨（Ladislaus Bortkiewicz, 1868～1931） 利用卜瓦松分布公式計算在20年的期間裡，每年普魯士軍隊每14名騎兵中被馬踢死的人數。這是一個有趣的例子，但並非日常生活中適切的應用。後來，科學家發現卜瓦松分布可以廣泛用於描述隨機離散事件的發生，在物理學、生物學和金融學等領域證明其實用性。例如，在分析電話網路的效能時，卜瓦松分布如同萬靈丹。我在處理單位時間的通話次數時，總是先套用卜瓦松分布，事後驗證，結果總是正確無誤。1798年，卜瓦松以第一名成績考進巴黎綜合理工學院，追隨老師拉普拉斯（Pierre-Simon Laplace） 的足跡，兩人情同父子。卜瓦松和拉普拉斯合作促成開創性的研究論文和各自領域的進一步發展。卜瓦松往往能將拉普拉斯的研究成果加以擴展。例如，我在進行電話系統效能評估時，常會用到拉普拉斯方程式及卜瓦松方程式。拉普拉斯方程式沒有源項（source term），這意味著它是齊次的（homogeneous）。卜瓦松方程式有源項，這意味著拉普拉斯算子（Laplacian） 應用於一個標量值函數（scalar valued function） 時不一定為零。卜瓦松方程式本質上是拉普拉斯方程式的一種廣義形式。儘管擁有巨大的才華和成就，卜瓦松以其謙遜、低調和對工作的奉獻著稱。他保持謙遜，專注於知識的追求。卜瓦松的遺產超越他的數學和科學成就，對學習的熱情和對知識追求的奉獻激勵著全世界有志於數學和科學的人。 人生只有兩樣美好的事情：發現數學和教數學。—卜瓦松

最近美國對中國的半導體產業祭出301條款，目標鎖定的是半導體的成熟製程。成熟製程的定義有點模糊，總之是以中國能做到的製程節點為依歸，所以廣義的是15奈米，狹義的就是7奈米。個人在2022年5月的電子時報曾寫過篇文章，論述到2030年時，台積電、三星電子（Samsung Electronics）及英特爾（Intel）三家公司在先進製程中不會有太大的差異，台積電會領先的是先進封裝；而成熟製程會是中國的天下。雖然目前台積電在先進製程是遙遙領先對手，但最近三星在4奈米的製程，良率已明顯提升，英特爾目前雖仍裹足不前。但是這些擁有充分底蘊的大公司，一旦整軍經武完成就會蓄勢待發，不容我們小覷。中國這幾年幾乎是以每年10座的12吋成熟製程晶圓廠的速度增加，再加上第三類半導體SiC及GaN的積極投入，對全球所有成熟製程的晶圓廠產生莫大的威脅。台灣在成熟製程的8吋及12吋晶圓廠，粗估有30座左右，且大半以晶圓代工為主，我們該如何面對中國排山倒海而來的挑戰呢？我們先來分析幾件重要的事實：為什麼在台灣同樣是成熟製程的晶圓代工，世界先進的營運表現就比其他公司來的好？你也許直覺地認為是因為有台積電的庇蔭，事實卻非如此。反而是因為台積電限制世界先進往邏輯製程方向發展，必須得專注於類比及功率IC的開發，專注的晶圓代工形成差異化。相對於普遍性的晶圓代工模式，世界先進的營運績效自然比較佳。先撇開地緣政治不談。我們也注意到，最近幾件到國外設立成熟製程的晶圓代工廠，都不約而同地與所在地的大公司形成策略聯盟及投資。如台積電在日本與Sony、豐田（Toyota）、電裝（Denso）合作，在歐洲就與英飛凌（Infineon）、博世（Bosch）等公司合作，世界先進在新加坡也是與恩智浦（NXP）合作。唯獨台積電在美國的先進製程廠是獨資。所以在半導體的先進製程的開發，驅動力來自於客戶端的需求；而成熟製程就需要與客戶拉幫結夥了。這就如同約30年前，8吋晶圓廠剛興起之際，聯電與其客戶共同成立聯誠、聯瑞等公司，如出一轍。專注及與客戶端策略聯盟，形成成熟製程晶圓廠可思考的策略方向。但是回到台灣的30座成熟製程晶圓廠，又該如何了呢？從地緣政治的角度而言，國外的大客戶都希望晶圓能在台灣以外的地區生產，勢必很難與這30座晶圓廠形成策略聯盟，台灣本地的企業有可能嗎？答案是有可能的，而且還不只一個產業。事實上台灣在電源供應（power supply）產業佔有舉足輕重的角色，全球前四大的供應商都在台灣。電源供應最近也遇上典範轉移，不論就電動車或是AI資料中心，所需要的電源功率是愈來愈大，且功率密度愈來愈高，再加上轉換效率的要求，半導體晶圓包括SiC及GaN在電源供應產業也就愈來愈重要，佔比愈來愈大。別忘了台灣還有全球第一的半導體封裝業，這些若能整合在一起，不就形成完整的閉環（closed loop）生態圈。另一個有機會的產業是矽光子。台灣的高等教育培養30多年的光電人才，而矽光子技術高度仰賴半導體製程及封裝技術，這些都是我們的強項，卻缺乏適當的整合。台積電在先進製程上成立個產業大聯盟，整合供應鏈端的諸多廠商。在半導體成熟製程上，也有必要成立另一個大聯盟，以整合在系統應用端的客戶。個人認為幾乎百工百業都需要半導體，而從應用端所需求的元件或IC，都會找到它所合適的晶圓廠來生產，不論是8吋或12吋，先進或成熟製程，Si、SiC或GaN。生命會找到自己最合適的出路。如果我們只會做晶圓代工，就無法窺知在應用端生命的奧祕，也就失去機會。中華隊勇奪世界棒球12強的冠軍，教練團能跳脫選秀的窠臼，大膽地任用有潛力的新秀。我們的半導體成熟製程也是時候，需要有前瞻且突破性的思考與作為了。

日本的半導體產業還遠不到需要文藝復興的程度，中世記的黑暗從未來過。在上游的半導體材料市場日本仍佔近一半，處於絶對宰制的地位；機器設備市場也佔3分之1左右，仍然有很強的話語權。在NAND Flash、功率元件、車用半導體等元件領域均名列前茅，CIS亦如半導體材料一樣，撐起半邊天。 即使是日本自己認為積弱的半導體製造，也只是停滯在40奈米。當年只因為研發的規模不夠，所以停滯不前。如今事隔多年，想要重新推動鄰接世代技術比當年要簡單多了。但是日本志在先進製程。 肩負重振日本半導體先進製造重任的是Rapidus。Rapidus會長東哲郎曾說Rapidus面臨3個挑戰， 東哲郎還說他當初也考慮過發展成熟製程，他講的成熟製程大概是7~28奈米之間的製程。他的顧慮是既存公司的設備大概已折舊殆盡，Rapidus以一個新進者使用新設備、高折舊費會讓競爭增加難度。 這個理由其實沒有那麼決定性，卻恰巧幸運的避開自2018年中美貿易戰後中國廠商對於半導體製程設備的連續防禦性備貨採購。這些積累的設備採購當然會轉變成產能。到了2027年時，預計中國的成熟製程產能會佔全世界的一半。而成熟製程市場的紅海其實早已開始了，看看各成熟製程代工廠的稼動率雖然維持高檔，而利潤率都逐漸下滑即可知曉。這是一個Rapidus幸運的正確抉擇。 東哲郎認為Rapidus主要的挑戰有三：技術是否能真正量產、客戶與市場定位以及籌資問題。在我來看，問題還可以再簡化。第一個是是否可以研發出2奈米製程的原型（prototype）?以日本過去的積累以及科技的實力，我認為答案是肯定的，只是時間長短的問題。但是能否進入量產，有經驗的問題，也有客戶的問題。 Rapidus的合作夥伴多是比較像研究機構的單位，像IBM、Imec、Leti等。譬如IBM最後的量產技術節點22奈米 SOI都是近10年以前的事了。之後在量產技術發生的重大變化包括AI、與先進封裝的整合等大概率是有知識、沒實務經驗的。這一點會讓量產的過程走得比較艱辛。 量產的過程需要有適合的產品來驗証製程，這個條件的成就，和顧戶與公司的定位有關。 從時間的縱深以及產業的格局來看，Rapidus的挑戰還有2個，一個是重新切入半導體先進製造的時間，一個是規模經濟，而這二者是相互關連的。 Rapidus從2奈米做起，這已相當接近摩爾定律的後段；想一想，矽的共價鍵長度不過也只0.234奈米，2奈米的長度也不過只是8個矽共價鍵長。雖然現在因為電晶體有3D結構，技術節點的命名並不真的代表臨界尺度（critical dimension），但是製程的進展已不能用簡單的微縮（shrinking）二字來形容。 從14奈米的FinFET，製程從平面變得立體；3奈米後，製程變成GAA nanosheet；A71下可能會改採CFET；A3以下有可能採取2D FET。 這些製程的推進與以前製程演進式的微縮大不相同。每一次新製程的元件都在電晶體結構、甚至在材料上有突變式的變遷。更要命的是這些變遷往往只能支撐個2、3個世代。 2、3個世代就要量子式躍遷的製程推進，意味著龐大的研究經費以及快速的研發經費攤提。這一切都需要從營業利得去找回，這也看出規模經濟的必要性。 然後東哲郎的另外2個挑戰就自然浮現了。 Rapidus的原始資金73億日圓由8家商社分攤。從2022年以來迄今日本政府投入近1兆日圓，原始資金與之相較顯得微不足道，但這只是就到2027年每月量產25,000片的花費。之後的擴張產能以及下世代製程的研發—如果是一家正常的資本主義商業公司—要從自己的盈餘中去投入、或另行募資。 照半導體產業過去的經驗，一家公司的營業額若佔全世界市場15%以上，就有能力做持續的、獨立的先進製程研發。這也解釋為什麼許多代工業者都策略性的止步於14奈米。上述的15%是在過往製程以微縮方式發展的年代的數據，對於現在快速變遷的先進製程，市佔率可能要更高一些，才可能攢夠錢做下世代製程研發。 製程研發所需要規模經濟讓Rapidus在市場定位上陷入兩難：如果維持較小營運規模，的確可以依靠利基市場存活，但是無法積存足夠盈餘持續做下世代製程研發；如果要擴大市佔率，勢必要進入主流市場及製程，無可避免的要與壟斷市場的寡頭直接交火。對於一家新創，這樣的自我定位可不妙。 所以Rapidus遇到的3個挑戰其實只是日本選擇在最困難的時間重回半導體製造環節：製程量子躍遷、產業近乎壟斷。如果在65、40奈米的時節重返，日子可能好些，但是歷史沒有如果。 所幸也因為晶圓製造環節製程發展困難，半導體產業創造價值的重擔有一部分逐漸由先進封裝肩挑起來，而先進封裝是日本過去的強項之一，這也許是機會之一。

在睽違26年之後，張忠謀先生自傳的下册於日前問世。關於張忠謀一生成就，我個人是無置啄的空間。但在常人認為是人生超級勝利組的張忠謀，如畢業於名校，年輕時間擔任大型企業的重要職務，再加上創建台積電，不僅是全球市值前十大的企業，也是我們的護國神山。在自傳中卻揭露其不順遂的一面，那就是在10年中辭去3個職務，分別是德儀（TI）、通用儀器（General Instrument）以及工研院。造化弄人，幾經波折後，張忠謀以新的商業模式，貫徹自我的理念，創建台積電，得以擺脫過往工作時組織上的掣肘，而一展長才。幾個月前，在國科會吳誠文主委邀宴幾位半導體相關產業人士，討論國家政策方向的場合上，我個人提出一個假設性的問題。在約莫三十年前，聯電一直叫陣台積電，爭辯誰是第一個提出晶圓代工的企業，也就是說如果李國鼎先生及徐賢修先生，沒有成功地邀請張忠謀回到台灣，晶圓代工產業依然是會在台灣發生。假設所有的條件都沒有改變，唯獨張忠謀沒回到台灣，那麼晶圓代工在台灣會是相同的樣貌嗎？還會是我們的護國神山、兵家必爭之地嗎？我所要強調的是，一個企業家的風範及高度，是決定一個國家在此產業是否具有全球競爭力，最後也是最重要的一里路。那些經常抱怨，甚至整天向政府要糖吃的企業家，都很難開創出局面。在我個人的觀察中，台灣幾個具有國際競爭力的企業，也都是由卓越的企業家所領導，他們對於相關技術及產品的發展趨勢，都有著第一手的接觸，以下是我的觀察：我跟聯發科的蔡明介董事長只有一次近距離的接觸，那是陪同工研院院長去拜訪他並請益。會議中蔡明介拿了份國外專業雜誌的報導，建議工研院可以考慮發展該項技術。有位在光電專業領域的朋友曾跟我說，他每隔一段時間，便會被鴻海前董事長郭台銘先生找去，因為郭台銘隨時都要知道光電領域最新的技術發展。廣達電腦的林百里董事長，更早在二十多年前，就參與MIT媒體實驗室及人工智慧實驗室的研究計畫，他本人也多次造訪該實驗室，理解各項進度。這些受尊敬的企業家，不僅與時俱進，且時時刻刻擔心競爭對手的超越。反觀在台灣所舉辦的各類型的研討會上，許多企業領導人，甚至政府做決策的官員們，通常都是在開幕儀式上致個詞拍合照後，匆匆離去。事實上，他們是最需要全程參與、了解最新動態的一群人。如果只是依賴幕僚所提供的資訊，缺乏第一手訊息來源，如何能做出高品質的規劃及決策？在張忠謀自傳中提到，他早期花了不少的時間在新竹國立交通大學講授12堂課，但是很遺憾，卻沒有得到同學們對於課堂內容的回饋。張先生課堂的內容，每週都會在當時的經濟日報轉載，其中有堂課是談到了權力與責任。張先生說，一般人總希望做事情能權責相符，但實際上是不可能的，一定是先有責任，然後得到了別人的信任之後，才會被賦予權力。這篇轉載的文章，對於當時的我猶如醍醐灌頂。因為我剛當上系主任，年紀不到40歲，內心一直很苦悶，因為我很用心地在推動系務的發展，但是系上的資深教授們卻對我多所批評，張忠謀的文章開釋了我，理解到這是個必經的過程。只可惜以上這段的回饋晚了二十幾年，之後我對於年輕的主管，也多以此加以勉勵。讀完了張忠謀自傳下冊，想起了論語中有一段話「君子之德風，小人之德草，草上之風必偃」我們期望台灣有更多風行草偃的企業家，領導企業建立產業規模及競爭力，成為我們護國群山的一份子。

最近半導體產業有2塊領域開始發生顯著的市場型態變遷，一塊是標準型DRAM，另一塊是成熟邏輯製程。這兩個領域是獨立領域，現在變化發生的原因類似。DRAM市場的變化是已經早早被預期的，現在才顯著發生才是意料之外。以三星電子（Samsung Electronics）為例，2010年進入30奈米量產製程，費了4年才遷移往20奈米，這已經花了過去摩爾定律所需2倍多的時間。進入10幾奈米世代後，更是舉步維艱。往往得花1、2年的時間才能向前推進2奈米。到1b（大概約12奈米）製程後，EUV必須派上用場。雖然可以減少一些多重曝光的程序，但是成本未必下降。EUV的折舊是成本中的一大塊。DRAM會先遇到摩爾定律壁障是半導體產業的通識。DRAM用來顯示資料的單元是電容上的電子。電容上的電子會隨時間而流失，資料需要用刷新電流（refresh current）來更新、維持正確性。電容值（capacitance）愈大，資料可以維持得更久。電容值與電容的面積成正比，但是製程微縮卻是讓整個元件的基地面積縮小—即使現代電容承載電子的面積其實已是垂直站立的—電容值要維持在一定的數值變得異常困難。這讓DRAM製程微縮舉步維艱。DRAM面臨摩爾壁障意味著什麼？除非有新的科技創新能突破目前所面臨的微縮與電容值方向衝突的困境，譬如3D DRAM、無電容（capacitorless DRAM）等真正能替代現行的DRAM的架構，DRAM製程的龜速演進快到盡頭了。DRAM仍是電子產業的必需品，市場很長一段時間內不容或缺。但DRAM不再是高科技產業，意即它創造經濟價值的方式不再依賴於持續的研發再投入，特別是製程的微縮；它也不是不能賺錢了，只是它的成功方程式已經變更了。雖然DRAM製程只能緩慢爬行，10幾奈米的廠房設備和極其精細的製程以及大量的資深工程師還是造成極高的進入障礙。兼之，DRAM產業也早已進入寡頭壟斷的產業型態，即使DRAM產業早已不具備高科技產的創造價值型態，在過去DRAM產業仍然難以進入。打破這脆弱平衡局面的因素是美中貿易對抗。2018年後，中國的半導體自給率的要求讓巨量資金注入這個產業，規模經濟優勢以及寡頭壟斷的情勢逐漸瓦解。DRAM產業，除了與AI發展息息相關的HBM還保有較多的持續技術創新價值外，將進入與之前完全不同的營運以及競爭模式。成熟的邏輯製程本質上也有類似的處境。成熟製程是研發先進製程後的價值最大利用，被應用於一些特定產品性價比高最適製程。要新進入這個產業，除了有上述的DRAM產業進入障礙之外，新進者也要面對先進者研發經費攤提、設備折舊完成的競爭優勢。同樣的，成熟製程的經濟價值產生也不是主要靠製程微縮。以Sony的CIS為例，從2004年的90奈米到2024年的28奈米，20年間不過只前進3個世代。其中的價值創造主要在背面照明（backside illumination）、以銅混合鍵合（copper hybrid bonding）的先進封裝整合入邏輯乃至於DRAM晶片等。所以成熟製程的節點本身也不是以高科技產業的勝利方程式來營運和競爭。將此一事實清楚擺上檯面的驅動因素，也是美中貿易對抗下中國對半導體元件自給率的要求。這些開始浮現的半導體產業真實面貌，對於想進入或著重新進入半導體產業的國家也許來的及時—半導體產業不全然是高科技產業。要踏入高科技產業、享受高科技產業持續的成長以及超額的利潤，還要避開尖銳的競爭；抑或先從比較可及的成熟製程半導體入手，卻要避開已隱隱像紅海的雷區？做怎麼樣的選擇、採取怎麼樣的策略，這是個大哉問！延伸報導專講堂：新興國家發展半導體產業的挑戰

在經歷疫情期間半導體元件的匱乏，以及中美貿易的壁壘分明之後，半導體及AI似乎成為國家主權的象徵。不管是已開發國家或新興國家，都把發展此二產業列為重要國家策略；AI要主權，半導體要自給自足。這也是為什麼COMPUTEX和SEMICON Taiwan這兩年訪客絡繹不絕、盛況空前的原因。對於新興國家，發展半導體產業將面對艱難的抉擇：要先發展半導體產業價值鏈中的哪個環節、採用什麼樣的發展策略都是問題。缺乏經驗的政府通常要將問題訴諸外國顧問或顧問公司，這是理所當然。許多政府的意志很集中在半導體製造的環節，意即晶圓廠和封測廠。即使這個環節還有很多的選項，譬如業務模式、切入的技術節點、上下游整合的程度等，但是這些顧問或顧問公司們對不同發展階段、不同國家稍早之前給的建議卻有驚人的相似性：晶圓廠的建議都集中在12吋廠、28奈米製程、代工模式。這個模式似乎適用於東南亞、南亞、乃至於中東！做這樣建議的理由主要因為28奈米是摩爾定律在成本演化的終點：每個電晶體的成本曲線，在28奈米此一技術節點達到最低。這一論述無可厚非，但是半導體不僅比成本，也比效能和功耗，是以28奈米以後製程仍持續前行。接下來是建廠成本的論述。蓋1座每月投產5萬片、邏輯製程28奈米的晶圓廠，預算在60億美金之譜。但是如果再推進一個製程節點到22奈米，蓋廠預算會驟升到90億美金。主要原因是22奈米的製程加入金屬閘極（metal gate）、高介電值氧化層（high k dielectric）等新元素，而且多重曝光（multiple exposures）的需求增加等因素。從28奈米到22奈米，在資金和技術方面都面臨門檻。但是有另外幾個因素似乎不在這些顧問們的雷達範圍內。第一個是技術來源。如果是新興國家，要不就是招商引資，要不就是國家補助並且取得技術授權。如果是既存的半導體廠，相當大的設廠機率會選擇在產業生態相對成熟的區域。如果是後者，28奈米量產技術授權幾乎沒有先例—沒有廠商願意去培養潛在的競爭對手。接下來是業務模式，代工是涵蓋半導體生態區最廣泛的業務模式。它包括矽智權、IC設計服務、晶圓製造廠，甚至可能包括先進封裝測試廠。對於一個新進入半導體產業的國家，很難所有的生態區塊都護得周全。另外，代工做的是像餐廳的事業，要容許顧客點菜，手藝要面面俱全。不似IDM像披薩店，只賣一種產品，一技行天下。對於新進者，前者顯然困難許多。再來是開發過28奈米邏輯製程的工程人員。即使有技轉的製程，還是需要有人能將技術導入量產，而合適的人選莫過於有開發28奈米製程經驗的工程師。一個2,000人的廠，即使高度使用人力槓桿，至少也要有50~100名資深研發工程師來帶動整體團隊。然而熟悉這個領域的人都可以稍為盤點一下現在這個領域、並且願意變動工作地點的人數，要建立一支適格的28奈米工程團隊可能比籌資更困難。最後是市場競因素。中國在中美貿易戰前的半導體設備購買約佔世界市場的4分之1強，之後因為衝突可能進一步升高而儲備採購，市場佔比連續提升到2023年的近3分之1，預計到2025年才可能稍有所滑落。中國連續採購半導體設備導致的結果也很明顯。到2027年，中國成熟製程預計佔全世界市場近半。其實不用到2027年，2024年中國的內需市場已經很卷了，而且競爭也外溢到外部市場。對於給建議的顧問或顧問公司們，不考慮這些已發生數年的市場事實，叫這些新投資的公司或國家一股腦往紅海市場中鑽，合適嗎？所幸漸漸有比較清醒的，建議方向轉向封測。封測如果是傳統的封測而且是既存外國IDM公司的後段，營運和業務自然沒有問題，蓋建的經費也較小，大概在3到5億美元之間。挑戰在於招商，是衡量政府獎勵、基礎設施、人力資源、運籌、市場等因素後的綜合考量。但如果是OSAT，業務來源就可能成為問題。開發遠端晶圓廠後段業務存在些障礙。而且如果只做傳統封測，次產業的含金量稍嫌不足，未必符合政府發展高科技的期望，也有已經發展很長時間傳統封測業而淹留於此、止步不前的先例。先進封裝有較高的創新內容，在此時稱得上高科技產業。但是先進封裝需與晶圓製造、甚至IC設計密切的合作。單獨存在的先進封裝廠很尷尬的，除非是像Amkor在越南的廠，如果業務承接以及上下游的協作起初可以由總部建立運作聯繫，也是有機會走向坦途的。先進封裝利潤較高，是許多既存封測業務移動的方向。但是先進封裝技術門檻當然也較高，而且封測技術猶如過去半導體元件製造技術的摩爾定律，還在持續移動之中，最終也要以規模經濟較量投入研發的能量。半導體產業無處可以契入了嗎？當然不是。只是當顧問們面對產業的生態分布以及發展的規律要講究明白，別將客戶一頭領向看似理所當然的生態領域，實則早已是汪洋的紅海一片。