政府在2023年11月13日公布「晶创台湾方案」。这是一个跨度长达10年的科技政策，预计经费高达新台币（以下同）3,000亿元。  与之前比较缺乏宏观、整合的科技产业政策相较，这次推出的政策焦点比较集中，投入的时间与力道都很充足。单以经费为例，此方案平均每年经费为300亿。300亿是什麽样的概念呢？这是政府每年科技总预算的约30%左右。以这样的力度执行单一个聚焦的目标，这在近年来的政府科技政策中，近乎异端。  这个方案中只挑拣2个相关的技术目标、2种产业发展环境改善计划：一、结合生成式人工智能（generative AI）+芯片，带动全产业创新；二、强化国内培育环境吸纳全球研发人才；三、加速产业创新所需异质整合及先进技术；四、利用矽岛实力吸引国际新创与投资来台。 第一个目标是生成式AI芯片及其于各产业、生活、工作环节的应用，这个是整个方案的重心。AI芯片兴起的势头毋庸置疑，NVIDIA以及其他公司各式加速器是2023年半导体情势欠佳下的救赎之一；与之搭配的高带宽存储器 （HBM）同样在2023年一片愁云惨雾的存储器市场中一支独秀。 但是，此恰恰说明计划的前瞻性稍嫌不足。如果这是已经明确的现代进行式趋势，政府的长期计划要抢先早个3、5年；如果这真是一个长期趋势，起步虽晚，亡羊补牢尚有可为。目前最顶尖的应用—在服务器上执行生成式AI—硬件卡位已近完成，生成式AI芯片由NVIDIA独占鳌头，另外还有如超微（AMD）等大厂；应用相关的主流存储器HBM3E也由SK海力士（SK Hynix）占半数、三星电子（Samsung Electronics）居次。  目前这类芯片开发所需的资源、HBM的取得、先进封装所需的产能、与系统厂商的结盟等能力，连有些大的IC设计公司都难以企及。这是一个门槛极高的领域，新创可以存活的生态区相当狭窄。  晶创台湾方案「主要运用我国半导体芯片制造与封测领先全球的优势，结合生成式AI等关键技术发展创新应用，提早布局台湾未来科技产业，并推动全产业加速创新突破。」如果策略是依靠台湾的制造芯片能力来发展应用，用云端服务器来提供GenAI算力的这领域不太靠谱。芯片制造与封测只是其中一个中间环节，离应用端太远了。生成式AI是每个领域都会自发性投入的新技能，应用后有机会提升自己在产业中的竞争力。但是发展出应用后要将此应用转换成新的产品机会不太大，毕竟使用云端生成式AI算力的应用，还未能有足够数量跨入获利门槛，以此营利的机会不大。在既存大公司专注之外的生成式AI市场当然也存在，譬如ASIC或IP—特殊应用或定制化的应用，这是许多新进者比较容易入手并且持续存活的生态区；大公司食之无味，小公司已够温饱。 进入这个领域就比较有机会触及应用端的发展及商业化。 像生成式AI这样的应用，即使是较小型的模型—譬如在手机上可以使用的LLaMA-7B大型语言模型，所使用的参数数目也高达70亿以上。  在市场强烈的竞争下，很难想像即使是特殊用途、定制化的生成式AI，虽然参数较少，却可以使用不是尖端制程的逻辑芯片和HBM。而且，特殊用途和定制化的GenAI一般和系统的连结性极强，也毋怪有些较大型的IC设计公司自己定义为系统公司。其实很多系统公司也将业务延伸至IC设计公司，以确保公司的核心能力掌握在自己的手中。之前已有很多先例，特别是在手机和电动／自驾车的产业。生成式AI是一个需要极大资源投入、高度整合上下游的新兴领域，即使是其中的特殊应用、定制化的次领域。新创IC设计公司在这个领域发展机会不大。 即使要既存的、有规模的系统公司或IC设计公司投入此快速发展领域，政策的意向还要辅以配合的作为，譬如建立上下游协作平台、是否协助建立国际统一标准等手段。在目前已揭露的政策宣告，看不到这些必须的关键、详细作为。  对于跨度长达10年的长期计划，这是严重缺漏。

从AlphaGo问世迄今的近10年间，机器学习中的各式神经网络（neural networks）开始逐渐被应用到各种工商业的场景。与材料开发相关的应用之一就是用以优化材料制作过程，这个应用已经进入产业实作有一段时间了。  用机器学习中各种神经网络执行材料制程参数的优化，本是件很辛苦的事。人工智能素有高维度的诅咒（curse of high dimensionality），亦即要优化的问题中参数数目的增加，其所需的算力必须以指数的形式增加。但是相较于以实验来进行制程参数最佳化，机器学习仍然享有绝对的优势。另外，即使不能达到全域最佳化（global optimization），使用可以大幅节省计算资源的局部最佳化（local optimization）也许就足以满足应用的需求。  最近发表于《自然》期刊的文章〈Scaling deep learning in materials discovery〉，揭示运用机器学习于发现材料方法的量子大跃进。  过去使用计算所建立的非有机晶体数据库如Materials Project、Open Quantum Materials Database、AFLOWLIB、和NOMAD利用前述的第一原理计算和简单的原子替代方法，找到4.8万个稳定的晶体结构，新的方法则将此数目再推进一个数量级！  它使用的方法叫GNoME（Graph Network for Materials Exploration）。首先，它建立系统性的方法来产生新结构：考虑晶格结构对称性，以及随机产生的结构。  然后将图像神经网络（Graphic Neural Network；GNN）用上述的那些数据库中的数据来训练，改善结构的模型，用以过滤上述产生的新结构。这些挑选过的新结构再以第一原理来计算其能量，判别此结构是否稳定。  经过上述的反覆训练、筛选、计算、再筛选的程序，GNoME总共找到42.1万个结构，比之前单纯只用第一原理计算及简单原子替代方法建立的数据总比数4.8万足足高了一位数量级。而且数据量愈大，能量预测愈准确—以指数成长的方式进步。  这个方法还有新结构的预测能力。用以训练GNoME的数据最多只有4种原子所组成的结构，但是在没有任何训练数据的情况下，它也可以预测出5、6个单一原子组成的结构，而且与实验结果对照是符合的。  这些与半导体材料的发展有什麽关系？以目前1纳米晶体管的主要候选CMOS架构为例，目前计划以MoS2的二维材料来做通道（channel）材料，这是在工程均衡的考量下从过去已知的1,000多种二维材料中挑选出来的。但是经过GNoME的查找后，存在稳定结构的二维材料现在有5.2万种，也提高一个数量级。负责前沿晶体管结构的研发工程师要不要重新再检视一下这个新增的数据库、看一看是否有新的材料可以建构性能更好的晶体管？  结合第一原理计算与图像神经网络两种工具，以计算方式寻找新材料是至今为止最先进的、最有效的的材料发现方式。于半导体的应用中，其实材料的形成方式也都使用半导体设备。以前面所述的二维材料为例，原子层沉积（Atomic Layer Deposition；ALD）是常用设备。也就是说，半导体制程就是材料制程，研发与量产一体化是很自然的措施。将半导体相关材料研发纳入半导体厂的核心能力，有助于半导体厂整合更多价值增长环节进入晶圆厂，有利于维持长期持续成长的动力。

现代的半导体产业中，有3个经济价值成长方式：制程继续微缩、先进封装与新材料开发的应用。制程微缩的研发的参与者数目寥若晨星，先进封装的参与者稍多，而新材料的开发参与者贯穿整从上游至下游的个半导体价值链，成为整个产业的新焦点。  传统的新材料开发方式，以合成（synthesis）为主，这是老牌材料强国日、德所擅长的。合成法以各式成分原子来组织稳定的化学结构，然后测试其化合物的各种性质—譬如导电性，以及在外来刺激下材料的反应—譬如顺磁性（paramagnetism），或抗磁性（diamagnetism）。  合成过程当然非常依赖于知识和经验，用以缩小查找适合特定应用目的的化合物范围。但是能否发现适合应用目的的化合物也存有很高的机率性，因为搜索的范围有限，对候选化合物的性质也仅凭臆测，基本上这就是一个试误的过程。另外，合成的制程比较像手工艺，过程中的众多的制程参数及方法过去很多是靠经验或多批次试验的结果，有点像匠人工艺，是以过去的材料先进国家能够维持其材料开发及制造的优势。  进入21世纪之后，由于计算力的快速提升，传统的化合物—特别是晶体（crystal）化合物—的开发、性质预测、稳定结构的发现以及制作工艺的优化方法，都产生极大变化，连带地将改变材料产业的竞态势。  2个领域的进展引发这个典范的转换：第一原理计算（first principles calculation）和机器学习，不久以后也许还有量子计算，这些都是高度依赖算力的操作。其直接影响将是晶体化合物的各类性质可以精准预测、晶体化合物的制程可以最大程度的优化，以及可能的稳定晶体结构可以彻底查找用以建材料数据库等。这些随之产生的新能力对于需要新材料来满足应用需求的使用者当然是梦寐以求的。  第一原理计算，或称之为ab initio calculation，是指从最基础的物理理论出发，计算晶体化合物的各种性质，这里指涉的基础物理理论一般是指薛汀格方程序（Schrodinger’s equation），但是在电子高速运动时，可能要诉诸更基本的量子电动力学（Quantum Electrodynamics；QED）—相对论版的薛汀格方程序。  虽然从最基础的物理理论出发，但是现实的世界极为复杂，即使是一个单一原子系统，除了最简单的氢原子之外，不存在解析解（analytic solution），遑论一般的化合物会牵涉到2个以上的原子核以及数十至于数百个以上的电子，所以某种形式的简化处理是必要的，而数值计算（numerical calculation）也是不可或缺的。过去这些所遭遇困难的量子力学问题，也是当初驱策Richard Feynman倡议量子电脑的原因之一。  虽然第一原理计算其实早就开始于上世纪70年代，但是一直要到90年代后其准确度才逐渐被学术界－包括物理、化学、材料等领域－所接受。受限于当时的电脑计算能力，还无法直接投入产业真实的应用。  第一原理计算可以用来预测一种特定晶体化合物的各种物理、化学性质，从带隙（bandgap）、导电性、极化（polarization）、磁性（magnetism）、光学性质等，几乎无所不包，其中很多性质是半导体产业关注的核心。连现在半导体在纳米尺度制程中最关心的界面性质、缺陷、掺杂等精细结构的叙述，第一原理计算现在都可以给出相当准确的预测。  大概不到10年前，我跟某一晶圆制造公司建议设立一个第一原理计算团队，理由是可以节省大量工程试验批（engineering pilot lots）的经费和时间。当时他们的回应只是笑笑，半导体厂要做数值计算物理的人做什麽？现在他们已经有一支不小的第一原理计算团队了。 Scaling deep learning for materials discovery .

量子电脑有机会成为终极的散热问题解决方案。Richard Feynman最原始的概念是以量子的方法解决量子问题，首先讲究的是效能。现在耗电最凶的人工智能（AI）服务器相关应用，在量子电脑上也都有其相应的量子AI演算法，速度相对于现有的传统AI运算都是平方加速（quadratic speedup）、甚至是指数加速（exponential speedup）。量子电脑计算速度快自然耗能小，逸出的废热就更少。这是量子计算于散热问题上的第一重好处。  Feynman第二篇谈论量子计算的文献主题，是量子计算是可逆的（reversible），这是与散热直接相关的议题。  传统的二进位逻辑闸运算，譬如AND gate，输入有2个位元，但是输出只有1个位元，也就是说传统的二进位计算过程可能会丧失信息，而丧失信息意味着熵值增加，这就是废热的来源。  量子计算的操作基本上是以微波来控制、转变量子位元的状态（state），计算起始的量子位元数目与计算完成的量子位元数目是一样的，因此没有信息的丧失。量子计算的可逆性基本上是说如果从计算完成的量子位元反着步骤计算，可以回复出起始的量子位元状态。这种可逆性只存在于熵值不增加的计算过程中。也就是说，先姑且不论量子计算的周边线路和冷却需求所可能产生的废热，量子计算的核心部分理论上是不会生废热的。这是量子计算于散热问题上的第二重好处。  量子计算另一个优点较少被提到：量子计算也是存储器计算。所有的量子计算都在停留在一组量子位元上反复操作，毋需将信息挪动到缓存存储器（buffer memory）上—其实目前也没有量子存储器可用。量子位元本身既是处理器，也是存储器本身，这就是存储器计算，自然不会产生搬运信息产生的焦耳热，绝大部分的量子位元属于此一类型。  唯一的例外是光子量子位元。光子在运算时的确会在矽光子的模块上处理，信息的确会在光源和传感器中被传输。但是如上文矽光子一段所述，光子的传输理论上也不会生焦耳热的。因此目前困扰半导体业的焦耳热问题，在量子计算的过程中只存在于其周边线路，并不构成主要问题。 这是量子计算于散热问题上的第三重好处。  半导体发展迄今，摩尔定律的推进以及先进封装的应用，持续增益芯片系统的效能。但由于单位时间内所处理的数据量益发庞大，而芯片的集积度亦同时大幅提高，散热效率提升的需求更加迫切，从芯片、模块、系统各层次的散热方式必须同时于设计时就开始考虑。可以考虑的空间包括线路设计、材料使用、封装方式、外加的散热机制（水冷式封装就是这样进场的！）等，乃至变更基础的计算架构与原理。  废热处理已成计算设备各层级工程的共同瓶颈，我们需要散热总动员！

量子电脑、存储器计算（in-memory computing）、矽光子、铜混合键合（copper hybrid bonding）、氮化铝基板／晶圆、氮化矽基板／晶圆等，这些新技术有什麽共通点？  在进入详细讨论之前，我们先退一步看半导体过去的发展考虑。成本、效能、功耗等3个面向一直是半导体过去技术发展的主轴。成本以前靠制程微缩和良率提升，效能提升也靠微缩。功耗问题面向较为多样化，节省能耗基本上靠降电压、使用低电阻材料和设计优化等，处理废热的手段就更复杂了。  上述3个面向的进展需要有权衡的考虑—工程一向是综合效能的权衡问题。资深的电脑使用者应该记得过去有一段时间的个人电脑中装有风扇，也就是说当时要求CPU效能的大幅迈进，迫使散热手段必须升级，外延到在系统层级另外加风扇气冷的手段。之后CPU的线路设计业界有个默契，控制CPU发热在单靠IC自然气冷散热就足以应付的程度，恼人的风扇声就暂时从办公桌上消失。  芯片中的能耗机制主要有2种：一种是晶体管开关的能耗。目前一个状态切换（switch）的能耗大概是在飞焦耳（femto joule）的数量级；另外一种是焦耳热（joule heat），就是电子流经金属连线因为电阻所产生的废热。由于金属连线的宽度在制程长年的微缩下变得愈来愈细，电阻不容易再下降，芯片的效能又愈来愈高、传送的信息愈来愈多。焦耳热在目前的von Neumann计算架构下是热耗散的主要源头。  废热如果无法及时排出，可能会使芯片、系统失效甚或损毁。解决的源头自然是从降低能量使用开始，然后才是排放废热的处理。  散热的手段有3种：辐射、传导和对流。辐射的功率正比于温度的四次方，对于芯片这样的低温，辐射的散热效率是远远不够的，所以半导体或电子系统的散热方法通常是传导和对流的结合。  氮化铝和氮化矽都是半导体业界所熟悉的材料，现在也用做散热材料。氮化铝的导热系数高；氮化矽的导热系数虽然稍低，但是其他机械特性如强度和断裂韧性都很高，综合性能最佳。这二者目前都已制成陶瓷基板/晶圆，用于功率模块的隔热板、或做为外延（epitaxy）功率元件的晶圆基底。这是以高导热率材料来散热的办法。如果需要的话，在基板／晶圆底下还可以用活性金属钎焊法（Active Metal Brazing；AMB）加上一层铜，提高散热效率。  更积极些的办法是减少电源及信号传导所发出的焦耳热。 矽光子是以光信号来替代电信号。理论上光信号的传导是不耗能的，自然也不会有废热，可以极大程度的避免焦耳热的产生。这是为什麽矽光子预计在2025年会进入量产的主要动力之一—人工智能诱发的大量计算，使得现有的电信号传送方式快要让功耗和散热难以负荷。 3D封装中的铜混合键合让数个异构（heterogeneous）芯片间原有的金属连线，变成堆叠芯片上重分布层（Redistribution Layer；RDL）的直接对口铜金属键合，大幅缩短芯片之间原先金属连线的长度，所以焦耳热是降低了。但是3D封装也大幅提升芯片的集积度，使得原本已然艰难的散热问题更加恶化。譬如原先用2.5D封装的高带宽存储器（High Bandwidth Memory；HBM）与CPU/GPU，在改为3D封装之后，居于最底层的逻辑芯片由于上层的存储器芯片层数增加，势必要处理更多的数据运算，因此散热的负担更加沉重，这就是进行式的挑战。  存储器计算的想法更为激进。如果电脑依照von Neumann架构运作，数据必须在CPU与存储器间反覆传递，这是焦耳热产生的最主要原因，那就乾脆把二者合并为一，就没有两个芯片间相互传送的问题。这不算是原始创意，因为人脑就是这麽运作的。只是这方向的研究还在摸索中。

Canon的FPA-1200NZ2C纳米压印机这个型号，其实最晚在2015就已出现在相关的学术期刊上了。已经出现8年的旧机型能够重新上新闻并且吸引注意，最主要的原因在于它将要进入比较大范围的半导体量产应用。  延伸报导名人讲堂：纳米压印的初始应用 （一）：技术与挑战纳米压印有2个特性可以有效地拓展它的应用范围。第一，是它不仅适用于2D图形的打印，而且有些3D图形也可以用单一模板来转移线路图形，有效的简化制程。另外一个特性，是纳米压印可以用于任何基板，不只是适用于硅片上。  这2个特性让纳米压印已经开始被应用于一些次领域，譬如生物传感器等。只是这些领域的产值相对较小，未能获得充分关注。  这次新闻受到较多关注的原因，是纳米压印要进入主流半导体制程行列，而且时程明确。  铠侠（Kioxia；原东芝存储器）与SK海力士（SK Hynix）将于2025年开始，以纳米压印技术生产3D NAND Flash。NAND在很长一段时间内是市占率仅次于DRAM的半导体产品类别，纳米压印进入大宗产品的制程行列，意义非凡。  东芝（Toshiba）于2004年就开始以纳米压印试产NAND，目前与Canon和大日本（Dai Nippon）等公司为共同推动建立纳米压印技术生态的主力成员。SK海力士与铠侠素有各式的市场、技术合作，同时宣布采用纳米压印技术也在情理之中。  NAND可以率先采用纳米压印有其技术上的理由：NAND是存储器阵列。一般存储器阵列线路图形高度重复，基础单元结构相对简单。最重要的是其容量设计可以留有冗余（redundancy），如果制造过程中有局部线路图形产生缺陷，可以用硬件方法融断（fuse）受损部分，以原先预留的冗余部分替代，晶圆整体良率可以维持在较高水准。  如果纳米压印要应用到DRAM，缺陷密度的要求也一样可以较为宽容。但是DRAM底部有很稠密的晶体管触点（contact），因此上下层间的对准就变得格外重要，以前纳米微影机的技术规格尚达不到量产的要求，需要再改善覆盖后才谈得到DRAM的应用。至于逻辑芯片，由于线路中大多不是重复的图形，比较少有冗余设计的可能，对于粒子或缺陷极为敏感。目前的纳米微影机仍需降低粒子和缺陷才有办法跨入逻辑芯片的制造应用。  另一个比较有期待的领域是矽光子。纳米压印在转印线路图形时的线边缘粗糙度（line-edge roughness）的表现优于曝光机的表现，因为没有光的干涉、光阻蚀刻等问题，这使得光子在通过这些以纳米压印制造的光元件时，表现更符合原设计的预期效能，而且一般光学元件制造层数较少，层间覆盖的问题没有那麽尖锐。另外，光学元件很多是3D图形的，这正是纳米压印的强项之一。  矽光子还有另外一个机缘。原先在异质整合路线图（Heterogeneous Integration Roadmap；HIR）中计划于2020年矽光子就会出现在异质整合芯片市场中，但是实际上被延迟了。由于人工智能（AI）应用的兴起，大量数据移动的需求要以光的形式来实现，台积电就宣布在2025年开始矽光子的量产。  半导体产业的逻辑，总是会将机器设备的价值利用到最后一刻，善用原始的巨大投资，所以对新设备的引进就有潜在的利用障碍。但是对于新建的产线或厂，只要事前有足够的生产验证，大规模的采用新设备比较有机会。纳米压印恰好于此时较明显的出现在产业的视野之内，不能不说是风生水起的机缘了！ 

最近Canon发布可以达5纳米制程节点的纳米压印机FPA-1200NZ2C 。纳米压印是半导体制造中将线路设计图案转印到晶圆的方法之一，另一个为人熟知、也是目前产业界中用以量产的主流方法是曝光机。  纳米压印的方法其实很简单，就像用木模板转印图案到红龟粿上一样。红龟粿模板是阴刻，1：1的将龟的图案压在煮熟的糯米粉团上，压印后的图案是阳刻的。这其中没有像曝光程序中牵涉到光源、光学系统、感光、显影、蚀刻等复杂的过程以及精密昂贵的设备，所以晶圆处理程序价格相对较低似乎是理所当然。  关键的技术是压印模板的制造，以及前文中以糯米粉团所比拟的高分子树脂（polymer resist）及整个压印过程。压印模板与欲转印的图型是1：1，所以在制造模板时要有至少与在晶圆上欲转印的图案一样精细的分辨率，这用来塑造模板图样的工具自然是电子束（electron beam）。电子束是半导体业用来在光罩上形塑线路图样的主要工具。  电子的德布罗意（de Broglie）波长是0.08纳米，也就是说电子束理论上的分辨率就是在这数量级。对于任何目的的刻画，这都远超过所需要的精度—这比原子都小！  问题是被电子束用来呈像的物质会与电子发生作用，因此电子束刻画的分辨率极大程度的依赖于使用的物质。目前电子束的分辨率大约在5~10纳米左右，这对于5纳米制程实际的临界尺寸（critical dimension）14纳米便够了。纳米压印还预告未来可以推进到2纳米制程节点，它实际的临界尺寸是10纳米，也还在目前电子束分辨率可触及的范围之内。  以电子束刻画的模版是母板（master plate），接下来就是大量复制。说「大量」一点也不夸张，因为目前纳米压印机每小时产量（throughput）就只有100片上下—这大概只比EUV刚推出时的产量稍高，而模板可以使用的次数在几千次的数量级，大概是几天就得更换。  在纳米压印之前，基板需先滴有高分子树脂（polymer resist），与基板上粘合层（adhesion layer）充分ˇ浸润（wetting）。之后就是将模板压在布满高分子树脂的晶圆，藉压力及毛细现象让树脂延伸入模板图形之中。然后用紫外光固化（UV curing）树脂，取下模板。  纳米压印过去技术发展的挑战和上述的压印程序和使用的物质有直接的关系。过去的几大挑战分别为覆盖（overlay）、产量、缺陷率（defectivity）和粒子。  覆盖是指元件上下不同层间结构的对齐问题，在纳米压印制程中会产生覆盖问题的原因之一是压印过程中树脂被压印而扭曲或变形，以致于上下层之间的相应结构无法对齐。此为纳米压印过去在技术上常被诟病的地方。 延伸报导Canon新NIL系统成本优势　有利芯片制造大众化发展又譬如纳米压印的产量其实取决于树脂滴（resist drop）的大小、扩散速度以及跟基板粘合层的浸润速度，此基本上是材料特性的问题。  这些问题在过去发展的30余年间主要由物质的改善以及一些辅助的机制，譬如上下层对准校正等，这些问题获得相当程度的改善，纳米压印因而逐渐步入量产制程的行列。 (作者为DIGITIMES顾问)

研究补助金与合作研发中心都是针对半导体技术研究与发展的现金补助，与以税赋减免的方式来奖励企业的技术研发不同。政府可以扮演更积极的角色，执行方式也各有变形。 研究补助金最着名的成功案例之一是曝光机光源的研究。此计划经费的来源是国防高等研究计划署（Defense Advanced Research Projects Agency；DARPA），90年代半导体产业在寻求下时代曝光机光源的过程中最终选择EUV，研发后技术移转，最后在ASML手中经历20年发展终于完成量产，在目前及未来的继续微缩之路独挑大梁。 但是这种大型的基础科技研发计划对于处于发展初期的产业和企业并无太大帮助，也没有办法执行。能够按部就班的丰富产业生态、增加企业存活率者，多是短期产品开发或技术的应用发展类型的计划。  合作研发中心的例子如台湾的工研院，或台湾半导体研究中心。  除了提供技术服务、研究合作、仪器分享、产学合作等预期中的功能外，这类机构还可以有其他至少两样重要的功能：蕴育新创，和企业联手攻关。  在资金环境相对友善的情况下，所研发的接近量产阶段技术，及其相关的研发人员，可以分立（spin off）出新创，使得半导体产业的生态环境变得更丰饶。这原是工研院设立当时的初衷之一。在台韩长期竞争的历程中，这些由研发机构分立出来的新创成为台韩产业发展成截然不同风貌的主要原因之一。这也是在新兴国家产业发展之初就可以采取的措施。 另一个措施在产业发展到一定阶段才能发挥作用。当半导体企业能够成功存活下来，下一个重要的关卡在于如何从营业盈余中产生足够的经费支持独立的研发。政府的所有研发经费补助其实都是在协助企业解决研发规模经济不足的问题。  从接受政府补助到能够支持自主独立研发的过渡期间，企业联合研发可能是较好的方案之一，譬如当初的IST（IBM-Siemens-Toshiba）联盟共同研发DRAM技术。合作研发中心正好可以当成此种研发联盟的平台。 人力资源短缺的问题发生于有半导体产业的几乎每个国家的每个阶段，原因各有不同。处于产业发展初期的国家大概都是因为缺少产业历史因而没有足够有经验的从业人员；而处于产业发展后期的国家有可能是人口基础已经开始下降，如东亚诸国，或者是产业在其国内薪资的相对竞争力不足。人力资源问题政府必须介入，因为牵涉到公权力相关事宜，如移民政策、教育、劳工等，是以劳动力发展和培训必须要成为半导体发展政策的一部分。 值得注意的是对于高级人力资源的养成方法。现在的教育体制有半导体专业化的趋势，譬如半导体学院或微电子研究所。回顾以前半导体的发展历程之中，虽然工程人员以电机背景居多，但是其他理工背景如材料、化工、机械、资工、物理、化学等的也不在少数。现在的半导体的加值轴线，也已经从单一的制程微缩走向多面向，譬如新材料开发的碳化矽、氮化镓，以及先进封装等。这些新方向的开发需要有各类基础科学的支持。接受传统半导体技术教育的无疑比较专精，因而能立即投入生产。但是对于未来半导体的发展、创新是否有利则是大有疑问。政府于劳动力发展和培训的制订必须依发展阶段慎重考虑。  最后要提醒，各类的奖励补贴政策订定时也要考虑国际市场的规矩。WTO订有「补贴与反补贴措施协定」（Agreement on Subsidies and Countervailing Measures；ASCM），禁止特定的补贴行为。譬如第三条（Article 3）中禁止出口补助或优先采购本国产产品，虽然此协议对发展国内家有特别的弹性与考虑。另外，各国亦有反倾销法律用以对付受政府过度补助的不公平贸易兢争。  虽然WTO现今对于全球贸易秩序的规范能力已不如当初设立之时，主权国家的行为也不受法律的管辖，但是上述规范的惩处最终会落在接受补贴的个别企业或产业上，订定产业奖励促进条例时要先将这些后果考虑清楚。

税赋减免、加速折旧、研发补助金、财政补贴等，都是以财税的形式补贴半导体产业的投资、设备购买、研究发展所需。 税赋减免一般是从企业营业所得税中减免一定百分比的已投资、设备购买或研发经费，这是一般政府比较喜爱采用的奖励形式。原因是政府给的补助经费其实是企业发展成功后自行创造出来的，是个无中生有的办法。但是这个办法比较适用的产业发展阶段，是产业稍为有立足之地、能加入国际竞争行列的阶段之后。对于甫开展半导体产业国家中的初始企业，既无法减轻投资的负担，也无法增加短期内其生存的机率。毕竟营所税的减免只适用于企业已有盈余产生的状况，而一般半导体制造厂规划的盈余年度至少在公司开始设立厂房的第五年后，能准时达标的已算是其中佼佼者。 因为对起始的企业帮助不大，企业可能以变通的方法来利用。举个有趣的实例。有一个国家对于半导体设备投资有营所税减免的奖励，但是如前所述，这是一笔看的到、吃不到的奖励。于是，半导体企业与金融机构联手「协作」，由金融机构购买半导体设备后租赁给半导体企业使用。由于金融机构是赚钱的企业，一刚开始就可以使用投资半导体设备的营所税减免。从政府所取得的部分税赋减免金额则以降低设备租赁金额的方式，回馈给半导体企业。政府补助半导体产业的意图由于奖励方法的不恰当而被迫部分流向他处；而半导体企业生产设备以租赁的方式租用通常是最不得已的最后手段，好似典当变现。这个国家最终落得12寸厂完全消声匿迹。订定税赋减免条例必须能够精准规范其最终受惠对象。加速折旧容许企业在较短的时间内将设备折旧完毕。譬如台湾的半导体制造设备会计上折旧年限一般是5年，加速折旧就譬如说在3年内折旧完毕，只留残值。这样一来，由于在前三年内折旧金额较高、帐面上的生产成本较高，盈利因而较少，需要缴交的营所税较少。其所提供的实质好处就是让企业能从「未来」调动现金流到现在，能够提前投入资金于扩充产能或研发。这个办法比较适用于长期有盈余、量产主要依赖于少数领先制程的公司，譬如过去DRAM扮演先进制程推手（technology driver）次产业时的三星电子（Samsung Electronics）。对于存活是首要任务的新进公司，这可不是实惠，也用不着、不敢用。加速折旧必然的会扩大初期的营运亏损，其所显示的营运结果会令潜在投资者为之却步。 财政补贴是真金白银，要编列在政府预算之中。对政府是结结实实的现金投入；接受者也是实在的优惠。半导体产业发展初期产业环境欠佳、进入障碍高，现金补助可以有效降低投资风险，降低进入障碍，这是对产业发展初期最有效的补助手段。然而，由于这是政府真实的投入，所以一般财政补贴会綑绑许多附加条件。除了对于投资者的资格审查外，一般也附有一些条件，譬如对就业机会的保障—特别是欧洲国家。 用现金的补助虽然要比较严格的规范补助标的，但是以达到特定技术门槛才给予补助可能不是一个好手段。半导体发展是一个漫长的过程，在产业发展初期能够让企业存活、进入经营良性循环、丰富产业生态才是比较务实的发展策略。

全球供应链重组的过程中，提供许多供应链国家的内部半导体的市场。做为系统制造最关键的零组件半导体元件，系统制造厂所在地的国家无不寻求半导体元件制造的进口替代机会。  在半导体产业根基薄弱的状况下，政府以产业发展奖励促进条例，提高初始投资成功的机率也是势所必然。更何况，从产业发达国家自美、日、韩、德等乃至于产业发展国内家，无不使用各式奖励办法。如果产业发展国内家没有奖励促进条例来弥补产业生态环境的先天不足，于半导体产业的发展恐怕距离会愈来愈远。  一般半导体产业奖励促进条例，包括：税赋减免（tax deduction）、加速折旧（accelerated depreciation）、研发补助金（research and development grants）、财政补贴（financial subsidies）、出口促进计划（export promotion program）、劳动力发展和培训（work force development and training）、知识产权保护（intellectual property protection）、监管支持（regulatory support）、合作研究中心（collaborative research centers）、贸易协议（trade agreements）、投资促进机构（investment promotion agencies）、环保激励措施（environmental incentives）、群聚发展（cluster development）、政府优先采购（government purchase preferences）等诸多措施。除了贸易协议与出口促进计划与因半导体在各国关税均濒于零而较少见诸实施外，其他的措施在台湾半导体产业发展过程中的各阶段几乎都发挥过其作用。 对处于半导体产业发展初期的国家，监管支持和群聚发展最好由政府直接介入、投资。监管支持是指单一的行政窗口以流水线的方式涵盖所有的行政处理作业。这个措施牵涉到法规的修订和机构的设立，都需要公权力的直接介入；群聚效应则需要足以供产业群聚的大片土地以及相关的基础建设—没有公权力的支持，即使有资金投入也是寸步难行。 台湾过去发展的历史是以科学园区与科学园区管理局（以下简称科管局）一并解决产业群聚以及监管支持的问题，其中自然有法源依据。但是徒法不足以自行，能让其动起来的自然是政府先期的投资。有些国家想单靠奖励条例来促成群聚效应，这恐怕是条艰难的旅程。 科管局是园区所有涉政府业务接洽的单一窗口，而且直属中央政府。在行政效率、政策的统以及行政清廉的监管上有较佳的表现。如果没有这单一的窗口，投资的不确定性便会大幅增加。 讲一个实例。原先科管局的确统一管理所有园区中，业者须与政府接洽办理的所有相关业务，但是后来环保法规立法之后，没有将园区的环保业务也拨归科管局一并管理。有一年新竹市政府向园区厂商募款以改造城区，不久之后突然向园区厂商发动环保检查，裁罚30几家厂商，而这些处罚有很多是有高度争议性的。罚款的金额对于园区的厂商是可以容受的，但是高科技厂商需要持续的资金投入，向资本市场募资是经营常态。募资时的必要档案公开说明书（prospectus）中如果附记环保事件，对于募资活动将造成极大的困难。特别是在欧、美资金市场，环保事件代表极大的经营风险—可能面临政府处罚以及民事甚至是刑事诉讼。后来解决方式自然是立法修改，将环保的监管权也并入科管局，维持单一窗口的监管体制，避免多重监管单位所造成的复杂经营风险。