嵌入式逻辑的发展潜力

常听到的是嵌入式存储器，一个典型的28/40nm的MCU因应用的需求常配有2 Mb的嵌入式非挥发性存储器。但到28nm以下eFlash已无法再微缩，即使容量不大，但占芯片面积的比例却往往已高达数十％，这是新兴嵌入式非挥发性存储器如eRRAM、eMRAM应运而生的理由。这些新兴嵌入式非挥发性存储器的每位元尺寸较小，在过去几年每位元面积大概是50倍的最小制程尺度平方。由于材料的特性如磁各向异性能(magnetic anisotropy energy)的快速提升，目前可达到的尺度还在急速缩小之中，大概有机会与矽的制程节点最终趋于一致。

存储器中嵌入式逻辑其实早已存在，可是其中的逻辑线路单纯只为了存、取、管理存储器的目的而存在，并没有像CPU、MCU类似的功能，结构也与存储器阵列不同。逻辑线路占面积比其实不小，评估一个存储器是否设计合宜的指标之一是位元效率(cell efficiency)，指的是实际存储器面积占总芯片面积的比例。这个数字在不同制程时代之间会略为浮动，60%~70%之间是常见的数字。剩下的就是逻辑线路所占的面积。

以存储器来执行逻辑运算功能已进入研究领域有一阵子，过去主要的问题是速度－以传统存储器操作逻辑运算的速度远逊于传统逻辑芯片，这不仅因为逻辑芯片是专用芯片的问题，更因为传统存储器的每单元运作速度也远较逻辑晶体管为慢。由于新兴存储器的写入机制与传统存储器大不相同，现在新兴存储器写入数据、或者是转换状态的速度大为提升，最近一个试图以相变存储器(PCM；Phase Change Memory) 组成逻辑闸的报告显示一个逻辑运算可以在0.9ns完成。这个数字虽然还不如、但已很接近现在逻辑芯片的运算速度，而且此报告宣称其功耗更低，这将有助于舒缓逻辑芯片的热耗散问题。

由存储器来组成逻辑线路－假如速度可以提升至与相应的逻辑芯片相若－会有一些意外的好处。存储器由于线路及结构比较单纯，比较容易使用3D的制程－至少NAND FLASH已经进入3D制造时代，MRAM在2、3年前也有些公司投入3D MRAM的研发。由于3D制程，存储器容许的单元数已逐渐抛开逻辑芯片的晶体管数。以海力士72层TLC NAND FLASH为例，单一芯片上有5,120亿位元的容量。相较之下，现在的CPU甚或FPGA最多也只有300亿个晶体管，已与存储器有数量级的差距。

存储器如果能顺利运作逻辑演算想像中至少有个好处，3D结构有机会用之于逻辑线路。另外，存储器与逻辑线路可以整合于单一芯片之中，由目前的晶体管数来看，存储器会占较大部份，所以我戏称为嵌入式逻辑。这种整合存储器与逻辑运算能力的芯片想来对人工智能会有相当的应用。

在摩尔定律即将趋缓之际，半导体的价值创造需要更多新的手段。当然，嵌入式逻辑离真正可行路途尚且遥远，但是10几年前在此讨论的MRAM、OLED却也恰好言中，所以不妨提早想像一下其可能的用处、障碍、影响及发展进程。