Mentor扩展支持台积电7纳米FinFET Plus制程技术

Mentor，a Siemens business日前宣布，Mentor Calibre nmPlatform与Analog FastSPICE(AFS)平台已通过台积电7纳米FinFET Plus与最新版本的5纳米FinFET制程认证。此外，Mentor持续扩展Xpedition Package Designer与Xpedition Substrate Integrator产品的功能，以支持台积电的先进封装技术。

台积电设计建构行销事业处资深处长Suk Lee表示，台积电正与Mentor密切合作，藉由提供更多的功能在其EDA解决方案以支持我们新的5纳米与7纳米FinFET Plus制程，Mentor持续在台积电生态系统中带来更高的价值。Mentor是多年来的重要策略夥伴，凭藉着西门子将持续为Mentor的电子设计自动化(EDA)技术进行策略性投资，将可协助双方的共同客户更成功地把新一代令人惊艳的IC技术创新带到市场。

Mentor增强了Calibre nmDRC与Calibre nmLVS工具，以支持台积电7纳米FinFET Plus制程与最新版本的5纳米FinFET制程。Mentor持续提供台积电客户所需的功能性与效能，以助其达到制造需求。Calibre nmDRC和Calibre nmLVS工具已可提供云端服务，并且可有效运用于数千个CPU数量的服务器方案供客户使用。

Mentor的Caliber YieldEnhancer工具已通过台积电5纳米与7纳米FinFET Plus制程认证。 Mentor和台积电已开发独特的填充程序库，可透过紧密控制填充形状的位置来达到制造要求。结合Calibre YieldEnhancer工具的功能与台积电的Calibre填充设计套件(Fill Design Kit)，可把填充率(insertion rate)提升至最高。

Calibre PERC可靠性平台不仅已通过台积电5纳米与7纳米FinFET Plus制程认证，并新近增强了为台积电开发的PERC电路限制检查，以协助台积电的客户提升其设计的可靠性。

Mentor持续增强其工具组合，以支持台积电的InFO_MS(整合式扇出基板上存储器)先进堆叠封装技术。除了能建立并管理复杂的元件间连接性，以及作为Xpedition Package Designer布局的关键自动化功能之外，Mentor的Xpedition Substrate Integrator还扩展其功能，可以自动生成原始网表，以供Calibre 3DSTACK连接性检查之用。

用于LVS、Calibre nmDRC的Calibre 3DSTACK、用于界面耦合电容萃取的Calibre xACT、以及用于点对点(P2P)检查的Calibre PERC工具也是TSMC InFO_MS参考流程的一部分。 这些增强功能为TSMC InFO_MS设计流程提供了全面性的建置和验证解决方案。

Mentor的IC部门执行副总裁Joe Sawicki表示，Mentor很荣幸能与台积电合作继续提供关键技术，客户可以更快地把IC创新推向市场。2018年，台积电和Mentor共同提供解决方案，为双方共同客户提供越来越多的设计途径，以便能够快速为移动、高效能运算、汽车、人工智能和物联网、穿戴式市场开发芯片方案。