中文繁體版   English   星期一 ,6月 1日, 2020 (台北)
登入  申请试用  MY DIGITIMES236
 
D talk
order

Cadence优化数码全流程 提供3倍生产力

  • 吴冠仪/台北

益华计算机(Cadence Design Systems, Inc.)宣布,推出全新的数码全流程,流程经数百个先进制程设计定案所验证,可进一步优化包括汽车、行动、网络、高效能运算及人工智能(AI)等各种应用领域的功耗、效能及面积(PPA)结果.该流程具有包括统一布局、物理优化引擎以及机器学习(ML)能力等多种业界领先的特色,可提高3倍的生产力及提升高达20%的PPA结果,实现卓越的设计。

全新的Cadence数码全流程藉由以下关键强化功能,提供优异PPA及生产力的优势。Cadence数码全流程的iSpatial技术:iSpatial技术将Innovus设计实现系统的GigaPlace布局引擎及GigaOpt Optimizer(优化器)集成到Genus合成解决方案中,提供诸如绕线层分配、有用的时钟偏移及通孔等技术。iSpatial技术可藉由通用的使用者接口及资料库达到从Genus物理合成到Innovus设计实现的无缝接轨。

以及机器学习能力:与传统的布局及布线流程相比,机器学习能力使客户能够利用其现有的设计来训练iSpatial优化技术,可降低设计余量(design margin)。优异的签核收敛:数码全流程融合统一的设计实现、时序及IR签核引擎,藉由同时完成所有物理、时序及可靠性目标的设计来强化签核收敛,使客户可降低设计余量及迭代次数。

Cadence资深副总裁暨数码与签核事业群总经理滕晋庆(Chin-Chi Teng)博士表示,全新数码全流程的增强系建立在广泛采用的集成流程基础之上,进一步提升了Cadence数码及签核设计的领导地位,协助客户能够实现卓越的系统单芯片(SoC)设计。客户在紧迫的时间压力下面对庞大的设计专案,与客户紧密合作,提供可更有效率实现PPA目标所需的功能。

Cadence数码全流程由Innovus设计实现系统、Genus合成解决方案、Tempus时序签核解决方案及Voltus IC电源完整性解决方案组成。为客户提供设计收敛及更可预测的快速途径,该流程支持Cadence智能系统设计(Intelligent System Design)策略,实现先进制程系统单芯片的设计卓越。