中文繁體版   English   星期六 ,12月 14日, 2019 (台北)
登入  申请试用  MY DIGITIMES236
 
科技产业报订阅
活动+

Microchip跨足存储器市场 推出串行存储器控制器

  • 赖品如台北

Microchip跨足存储器基础设施市场,为高效能资料中心运算推出串行存储器控制器。

随著人工智能与机器学习等工作负荷对于运算需求的加速成长,传统的平行连接式DRAM存储器已成为新世代CPU的一个重大障碍,因为平行连接技术需要更大量的存储器通道以提供更多存储器带宽。

Microchip Technology宣布扩充资料中心产品范畴,并以业界第一款商用串行存储器控制器跨足存储器基础设施市场。新的SMC 1000 8x25G让CPU及其它以运算为主的SoC,能够在相同的封装空间内利用四倍于平行连接式DDR4 DRAM的存储器通道。Microchip的串行存储器控制器为这些运算繁重的平台提供更大的存储器带宽、媒体独立性以及超低延迟。

CPU处理核心数量的增加,使得每一核心可用的平均存储器带宽减少,因为CPU和SoC无法在一颗单芯片上延展平行DDR接口数量以满足数量增加的核心需求。SMC 1000 8x25G藉由兼容的8-bit Open Memory Interface(OMI) 25 Gbps管线与CPU建立接口,并且藉由一个72-bit DDR4 3200接口与存储器桥接,因而大幅减少每一个DDR4存储器通道所需的host CPU或SoC接脚数量需求,以达到更多存储器通道并且增加可用的存储器带宽。

具备OMI支持能力的CPU或SoC可以利用广泛的媒体类型,包含不同的成本、功能与效能组合而不需要针对每一类型集成一个独特的存储器控制器。相反的,如今的CPU和SoC存储器接口通常被锁死在特定的DDR接口协定例如DDR4,而其接口速率也是固定在特定类型。

SMC 1000 8x25G是Microchip第一个提供媒体独立OMI接口的存储器基础设施产品。资料中心应用工作负荷需要仰赖OMI-based DDIMM存储器产品,以提供如同今日平行连接DDR存储器产品的高效能带宽和低延迟。Microchip的SMC 1000 8x25G采用创新的低延迟设计,它和传统集成式DDR (LRDIMM)控制器相比只增加不到4 ns延迟。也就是说,OMI-based DDIMM产品具备了几乎等同于LRDIMM产品的带宽和延迟效能。

Microchip资料中心方案事业处副总裁Pete Hazen表示:「Microchip很高兴推出业界第一款串行存储器控制器产品。新存储器接口技术例如Open Memory Interface (OMI)让广泛的SoC应用能够支持高效能资料中心应用的更高存储器需求。Microchip进军存储器基础设施市场,突显我们对于改善资料中心效能与效率的投入。」

IBM Power Systems首席架构师Steve Fields表示:「IBM客户的工作负荷需要越来越多存储器,因此我们为POWER处理器存储器接口做了一项策略决策,采用OMI标准接口以增加存储器带宽。IBM感谢能与Microchip缔结伙伴以提供这项方案。」

SMART Modular、Micron和Samsung Electronics正在制造多种具备高接脚效率的84-pin Differential Dual-Inline Memory Modules(DDIMM),容量从16 GB到256 GB,遵循JEDEC DDR5标准草案DDIMM构型规格。这些DDIMM将运用SMC 1000 8x25G并且将能无缝接入任何OMI兼容25 Gbps接口。

OpenCAPI Consortium总裁Myron Slota表示:「Open Memory Interface (OMI)标准提供高接脚效率的串行存储器接口,让广泛的CPU和SoC应用非仅能够延展存储器带宽,而且可以在越来越多新兴媒体类型例如储存级存储器之间无缝转移。

OpenCAPI提供免权利金的host和target IP,并推动广泛的计画以确保标准遵循。」Google平台基础设施技术长Rob Sprinkle表示:「Google客户受惠于一些需要高效能存储器的繁重资料应用,例如机器学习与资料分析。Google强力支持开放标准计画,例如Open Memory Interface (OMI)提供了高效能存储器接口以达成这些重要的带宽与延迟效能目标。」更多Microchip信息,请至官网