Cadence推出Sigrity 2017 实现PCB电源完整性签核

益华电脑(Cadence Design Systems, Inc.)推出Sigrity 2017技术产品组合，导入多项有助于加速PCB电源及信号完整性签核的重要功能。新版Cadence Sigrity产品组合的功能包括Allegro PowerTree拓朴检视及编辑器，帮助设计人员在设计周期中尽早快速评估供电决定。最新Sigrity也提供包含PCI Express(PCIe)4.0合规套件，确保信号完整性符合2017年稍后发布的最新PCIe标准。

Cadence资深产品工程事业群总监Steve Durrill表示，Sigrity 2017产品组合包括专为提升效率并加速设计程序所打造的技术。更新的每一项特性都是为了协助顾客尽快推出高效能的产品而力求改良。早在标准批准之前就已着手进行开发PCIe 4.0合规套件的工作，说明了对于顾客要求及上市时间的重视。

加速PCB电源及信号完整性签核的能力不仅是设计独立电路板的关键，就设计完整产品而言也十分重要。Sigrity 2017是Cadence系统设计实现技术之一，帮助客户打造创新高品质电子产品，从芯片、电路板到整套系统。

PCB设计团队必须在设计周期中尽早决定供电路径。PowerTree独特的使用者界面可清楚显示电源拓朴，以便快速准确决定最佳供电路径。此项技术也能在设计改变时轻松编辑。储存在PowerTree环境中的信息之后用于设计周期中，提供自动化的布线后电源完整性分析设置，借此加快收敛。

Sigrity 2017提供包括经由分析模型管理器的电源完整性模型程序库管理功能。使用者可储存模型，在设计组件重复使用时，能够从分析模型管理器程序库自动检索。此一方法也藉由将过去必须反覆由人工执行的程序加以自动化而加速开发。

Sigrity 2017也帮助设计人员在确保信号完整性的同时，纳入最新PCIe技术以实现高速互连。其包括Sigrity SystemSI串行连结分析工具中的PCIe 4.0界面合规套件，以自动确认信号品质标准，而不是依据标准文件进行人工检查测量。