应材推出运用EUV延展2D微缩与3D闸极全环晶体管技术

应用材料公司推出多项创新技术，协助客户运用EUV持续进行2D微缩，并展示业界完整的次时代3D闸极全环晶体管制造技术组合。

芯片制造商正试图透过两个可相互搭配的途径来增加未来几年的晶体管密度。一种是依循传统摩尔定律的2D微缩技术，使用EUV微影系统与材料工程以缩小线宽。另一种是使用设计技术最佳化与3D技术，巧妙地藉由最佳化逻辑单元布局来增加密度，而不需要改变微影间距。第二种方法需要使用晶背电源分配网络与闸极全环(Gate-All-Around；GAA)晶体管，随着传统2D微缩技术逐渐式微，未来预计能有效提升逻辑单元密度的比率。这些方法能帮助芯片厂商改善次时代逻辑芯片的功率、效能、单位面积、成本与上市时间(PPACt)。

应用材料公司半导体资深副总裁暨半导体产品事业群总经理帕布‧若杰 (Prabu Raja)博士表示，应用材料公司的策略是成为PPACt推动公司(PPACt enablement company)，因此发表的七项创新技术，其目的就是要协助客户运用EUV以持续进行2D微缩。也详细说明GAA晶体管的制造方式与今日的FinFET晶体管有何不同，以及应用材料公司备妥为GAA的制造提供业界最完整的产品组合，包括在磊晶、原子层沉积、选择性去除材料的新步骤及两种新整合性材料解决方案 (Integrated Materials SolutionsTM)，以产生合适的GAA闸极氧化层与金属闸极。

极紫外光(EUV)微影技术的出现，让芯片制造商得以实现更小的线宽与更高的晶体管密度。然而，芯片制程不断微缩，使得EUV技术面临重大挑战，因而带动新的沉积、蚀刻与量测技术需求。

EUV光阻剂显影后，必须透过一连串的中介层(又称为转移层与硬质光罩)蚀刻芯片图案，才能将图案转移至晶圆上。目前这些薄层都是使用旋转式技术进行沉积，应材今天推出专为EUV设计的Stensar先进图案化薄膜，则是使用应材的Precision化学气相沉积系统。相较于旋转式沉积技术，应材的CVD薄膜能协助客户调整EUV硬质光罩层的厚度并获得蚀刻弹性，让转移至整个晶圆的EUV图案达到近乎完美的均匀度。

应材也详述了Sym3 Y蚀刻系统的特殊功能，能让客户在相同反应室中蚀刻与沉积材料，以改善要蚀刻到晶圆上的EUV图案。Sym3反应室会小心地移除EUV光阻剂，再使用特殊方式重新沉积材料，以减少随机误差所造成的图案偏差。改善后的EUV图案可以提高良率与芯片功率和效能。身为DRAM导体材料蚀刻系统供应商，应材的Sym3技术不仅已广泛应用于存储器，更迅速获得晶圆代工／逻辑制程客户的青睐。

在FinFET中，形成晶体管电气路径的垂直通道是藉由微影和蚀刻形成的，这些制程可能导致通道宽度以及通道表面粗糙程度不均匀，进而对功率和效能产生负面的影响，这是除了鳍高的物理限制外，客户转向GAA的主要原因之一。

GAA晶体管类似被旋转了90度的FinFET晶体管，使通道变成水平状而非垂直状。GAA通道是利用磊晶和选择性材料去除技术所形成，这些技术可让客户精确设计宽度和均匀性，以达到最佳的功率和效能。应材推出的第一个产品是磊晶系统，此后即一直是市场领导者。应材在2016年推出Selectra系统时，就开创了选择性材料去除技术的先河，并且是市场的领导者，至今客户使用的反应室已超过1,000个。

制造GAA晶体管的主要挑战之一是，通道之间的空间只有10纳米左右，客户必须在有限的空间内将多层闸极氧化层和金属闸极堆叠沉积在通道的四面。

应材还展示了用于GAA金属闸极堆叠工程设计的IMS系统，使客户能够改变闸极厚度，以调整晶体管的阈值电压，满足从电池供电的移动设备到高效能服务器等特殊运算应用的每瓦效能目标。它可在高度真空中执行高精度的金属ALD步骤，实现预防大气污染的目标。