新思科技与台积电合作带动下一波AI与多晶粒的创新浪潮

新思科技近日宣布，为提供多晶粒解决方案与台积公司持续进行密切合作，内容涵盖先进的电子设计自动化与IP产品，可以支持台积电尖端的制程与封装技术，以驱动AI芯片与多晶粒设计的创新。针对3D封装进行调教的3DIC Compiler探索到签核平台与IP，以及该公司与台积公司就设计赋能的合作关系，已经达成多项客户芯片设计的投片。

新思科技以其与台积电持续的合作为基础，提供已通过认证的数码与类比流程，以及Synopsys.ai人工智能平台，可在基于台积公司NanoFlex架构的N2P与A16制程上使用。

此外，新思科技也为台积电N5A及N3A制程提供健全的车用IP解决方案，以及同级最佳的界面与基础IP解决方案，提供最高层级的安全性、保密性与可靠度，同时以最低的功耗为先进芯片促成最大的效能。

新思科技资深副总裁Michael Buehler-Garcia表示，新思科技与台积电密切的协作持续为工程团队提供必要的协助，让他们得以用业界最先进的封装与制程技术，成功达成芯片投片。他指出，凭藉通过认证的数码与类比EDA流程、3DIC Compiler平台以及针对台积公司先进技术优化的完整IP产品组合，新思科技让双方共同的客户能够透过强化产品效能、降低功耗来提供差异化的多晶粒与AI设计，并加速产品上市时程。

台积电生态系暨联盟管理部门总监Aveek Sarkar则表示，台积电一直与包含新思科技等开放创新平台（OIP）生态系的长期合作夥伴们维持密切合作，以协助客户针对领先的系统单芯片设计，达成高结果品质与更快的产品上市时程。他指出，随着市场对节能与高效能AI芯片的需求不断成长，OIP生态系的协作对于提供我们共同客户经过认证的EDA工具、设计流程与高品质IP至关重要，确保能满足甚至超越他们的设计目标。

新思科技的类比与数码流程以及具备AI功能的Synopsys.ai，已通过台积公司基于NanoFlex架构的N2P与A16制程的认证，可协助优化效能与功耗，并把芯片设计扩大规模至先进的半导体技术。

针对台积公司A16超级电轨制程设计所通过的认证功能，可有效提升电力分配与系统效能，同时可维持晶背绕线设计的热稳定性。新思科技以图案架构为基础的接脚连接方法，已经针对台积公司的A16节点进行强化，以提供具竞争力的面积结果。

此外，新思科技已与台积公司合作，着手开发针对台积公司A14制程的设计流程，预计于2025年底推出第一套制程设计套件。

新思科技IC Validator签核实体验证解决方案已取得台积公司A16制程认证，可支持设计规则检查与电路布局验证检查。IC Validator的高容量弹性架构，可无缝地扩大PERC规则的规模，以因应台积公司N2P全电路路径的静电放电验证，并取得更佳的设计周转时间。

新思科技3DIC Compiler统一的探索到签核平台，已具备支持台积公司TSMC-SoIC技术的能力，其中包括3D堆叠的设计与采用CoWoS技术的矽晶中介层与桥接，并因此成功达成多个客户投片实例。客户可以利用3DIC Compiler平台自动化的UCIe与高带宽存储器绕线、矽穿孔、凸块规划以及多晶粒签核验证，达成更高的生产力与更快的周转时间。

此外，新思科技与台积公司针对矽光子持续进行的合作，已为台积公司的TSMC-COUPE技术促成了AI优化的光子IC流程，以提供增强的系统效能，并应对多晶粒与AI设计的多波长与热需求。

新思科技以全面、同级最佳的基础与界面IP产品选项，在次时代的台积公司N2P/N2X制程上加速半导体的创新。新思科技的IP产品组合提供最新的高效能标准，包括HBM4、1.6T以太网络、UCIe、PCIe 7.0与UALink，并为车用、物联网与高效能运算等应用促成了强健的发展路径。

新思科技提供通过高效能考验的PHY、嵌入式存储器、高密度逻辑函式库、可程序设计的IO与非挥发性存储器（等完整IP套件）。藉由专供台积公司N5A与N3A车用制程节点的特定IP、以及针对台积公司5纳米和3纳米系统单芯片用先进的SRAM和基础IP，新思科技可协助客户满足广泛市场中新一代设计的严苛需求。