Cadence Cerebrus AI解决方案为下时代设计带来突破性成果

益华电脑(Cadence Design Systems, Inc.)宣布，Cadence Cerebrus智能芯片设计工具(Intelligent Chip Explorer)获得客户采用于其全新量产计划。此基于Cadence Cerebrus采用人工智能技术带来自动化和扩展数码芯片设计能力，能为客户优化功耗、效能和面积(PPA)，以及提高工程生产力，因而获得客户的青睐。

Cadence Cerebrus运用革命性的AI技术，拥有独特的强化学习引擎，可自动优化软件工具和芯片设计选项，提供更好的PPA进而大幅减少工程端的负荷和整体投片时间。例如，Cadence Cerebrus布局优化功能，使客户能够超越常人的设计潜力缩小芯片尺寸。因此，Cadence Cerebrus与完整的Cadence数码产品线相结合，藉由业界最先进从合成、设计实现到签核的完整数码全流程，提供了突破性的工程设计优势。

Cadence资深副总裁暨数码与签核事业群总经理滕晋庆(Chin-Chi Teng)博士表示，我们一直在寻找新的方法来帮助客户提高生产力，而Cadence Cerebrus以其AI能力减少耗时手动工作，使得工程师可以专注于更重要的专案。推出Cadence Cerebrus的一年内，就显着地看到客户快速采用并开始实现产品的全部潜力。客户如联发科技和瑞萨电子获得PPA改善和生产力提升，因而他们现在已经在量产计划中广泛采用了该工具。

联发科技矽产品开发部门资深副总经理谢有庆表示，在联发科技，致力于提供最佳的PPA，因此以AI为基础的Cadence Cerebrus解决方案成为我们最新先进制程专案最合理的选择。在SoC模块设计上，Cadence Cerebrus布局规划优化功能．可将该模块芯片面积缩小5%，并将功耗降低6%以上。在获得生产力提升、PPA更加优化且更易于整合到联发科技CAD流程等全面优势之后，选择采用Cadence Cerebrus方案于我们的量产流程中。

瑞萨电子公司共享研发EDA部门的副总裁Toshinori Inoshita表示，需要能够改进各种节点和设计类型PPA的自动化方法，藉由采用并优化Cadence Cerebrus以满足我们所有特别的设计需求，并取得了许多显着的设计成果。在先进制程CPU设计中，体验到更好的效能，在总体负时序裕量(TNS)提高75%。此外采用Cadence Cerebrus大幅降低了关键MCU设计的泄漏功率，进一步提高效能和生产力，并缩短投片时间。

Cadence Cerebrus是Cadence数码流程的一部分，包括Innovus设计实现流程、Genus合成方案和Tempus时序签核方案，并支持Cadence智能系统设计策略，使客户能够实现卓越的SoC设计。