创意电子发布2.5D与3D多晶粒APT设计平台

先进定制化IC(ASIC)领导厂商创意电子(GUC)今日发布，推出采用台积电2.5D与3D先进封装技术(APT)制程的平台，除了可缩短ASIC设计周期，更有助于降低风险及提高良率。此平台可支持台积电CoWoS-S、CoWoS-R与InFO技术。创意电子可提供全方位解决方案：完成矽验证的界面IP、CoWoS与InFO信号及电源完整性、热模拟流程，以及经产品量产验证的可测试性设计(DFT)与生产测试。

创意电子拥有多年配备高带宽存储器(HBM)的CoWoS-S(矽中介层)产品量产经验。InFO设计与模拟流程搭配内部N7与N5 GLink IP(GLink为创意电子的晶粒对晶粒界面IP系列产品)也已完成矽验证。近来创意电子使用N5制程4Gbps HBM2E实体层与控制器IP，完成了CoWoS-R(有机中介层)测试芯片验证。目前创意电子拥有一整套经过完整矽验证的界面IP与封装设计，可适用于所有类型的台积电2.5D先进封装技术，因此，创意电子可针对客户的CPU、GPU、人工智能(AI)、高效能运算(HPC)和网络 (Networking)产品，提供最适宜的解决方案。

2.5D多晶粒整合技术如今已趋成熟，创意电子也已在多个客户产品上广泛运用，新兴的3D多晶粒整合技术则可进一步达到更优异的连线密度、功耗效率与极低延迟。创意电子领先ASIC产业，推出GLink晶粒堆叠晶粒界面IP，并率先采用台积电N5和N6制程。IP、设计与模拟流程将于2022年完成矽验证，应用于不同的3D IC封装。

创意电子总经理戴尚义表示：「创意电子在2021年开发出新一代HBM3、GLink-2.5D与GLink-3D等IP，并完成CoWoS-S/R与InFO设计平台验证，可说是经历了突破性的进展。创意电子一直与台积电协力合作，致力降低最先进2.5D与3D技术的使用门槛，让客户能开发具成本效益的高效能产品，并更快进入量产。创意电子至今已成功协助许多AI、HPC和网络客户，采用台积电CoWoS-S及InFO技术制造产品。随着CoWoS-R与3DIC加入APT平台，我们将能为客户提供最完备的设计与制造服务。」

创意电子技术长Igor Elkanovich表示：「我们不仅在市场中率先推出HBM3实体层IP，HBM3控制器的效能表现也是同业最佳。我们推出的晶粒对晶粒互联GLink-2.5D IP 更是领先业界，达到2.5 Tbps/mm边界效率(全双工)及0.30 pJ/bit低功耗。这些IP都适用于台积电所有类型的2.5D平台中。内部IP、支持所有台积电2.5D与3D的设计流程，加上丰富的量产经验，让创意电子能协助客户迅速开发其产品，并快速进入大规模生产。」