宜特推现成芯片测试治具解决方案

透过黏晶、引线、封胶，结合待测芯片样品与测试治具。宜特科技

为解决IC设计者在研发阶段，想要制作少量的封装体进行后续测试，却找不到厂商可以配合的困境，宜特科技推出「透过现成芯片制作成测试治具」的解决方案，这方案已获得多数半导体客户肯定，顺利协助客户做成符合需求的测试治具／载具，以利后续有效进行最终测试。

宜特表示，芯片出厂的最后环节，即是进行裸晶针测，在晶圆完成后、封装前利用点针手法，尽可能先将坏的芯片筛检出来，PASS的裸晶经过封装后，在进行最终测试，即可完成制造并出货。

不过，通常属于新产品研发的芯片、或是经由客退的芯片，当须重新进行最终测试，数量皆不多，业界大型封装厂对于此类的少量芯片植入封装体需求，排程交期都较长，甚至不接受少量定制化的封装体芯片植入作业。

宜特指出，有些人会选择直接使用陶瓷封装材料植入芯片的方式，然而，陶瓷封装材料或许可以解决部分最终测试的问题，但市面上单一规格的陶瓷封装材料可能会遇到引脚(pin)长度及宽度，与测试治具/载具无法匹配，或是陶瓷材料材质与塑胶封装体材质不同，而影响最终测试结果。

为了解决此困境，宜特开发新解决方案，直接使用客户手边现有的IC成品，进行开盖(Decap)，即可做成符合需求的测试治具／载具。

宜特进一步指出，首先，选择符合客户测试治具／载具的IC成品，接着，利用特殊开盖方式，将部分打线及芯片露出，以利后续移除芯片及打线。 再者，使用人工物理去除方式，将芯片及打线／引线移除，露出底板及导线架(二焊点)，并保留镀银层。第三，清除封装体内残余的胶体及打线(引线)，确认内部无残留物质，为后续成为测试治具／载具进行检查与确认。

最后，利用封装黏晶，将待测芯片样品放置于测试治具；接着，施打对应的打线／引线；最后，使用封胶将打线／引线及芯片保护隔绝，即可完成测试治具成品(参见图示)。