创意电子采Cadence 数码全流程工具　优化成果品质

创意电子采用Cadence数码全流程工具，优化成果品质并加速投片时程。Cadence

益华电脑(Cadence Design Systems, Inc.)宣布，创意电子(Global Unichip Corporation；GUC)使用Cadence数码全流程来加速其移动通讯、汽车、人工智能和超大规模运算应用等特殊应用集成电路(ASIC)设计的投片时间。结合Cadence Innovus设计实现系统的混合布局器(mixed-placer)自动化技术，创意电子成功地将布图规划设计时间从几周缩短到几天，使布线长度(wirelength)减短10%以上，也使转换功耗增效5%。

多年来，创意电子一直使用Cadence数码全流程将最具挑战性的特殊应用集成电路(ASIC)进行投片，应用到最新的5纳米和3纳米制程节点。作为ASIC供应商，在越来越苛刻的产品上市时程压力下，能够提供最佳的功耗、效能和面积表现，可说是成功的制胜关键。

随着ASIC设计规模扩大和复杂性的增加，布图规划中的巨观单元(macros)数量也迅速增加，使得创意电子传统人工和迭代布图规划成为设计实现时程中变得冗长。使用 Innovus中mixed-placer技术，让创意电子团队可以同时处理标准单元和巨观单元的置放布局，自动进行布图规划，以达到更高的效率和更快的功耗、效能和面积分析。

创意电子资深副总经理林景源(Louis Lin)表示，「随着ASIC客户设计采用最新的制程节点、规模扩大和复杂性增加，创意电子始终对最新技术进行策略性的投资准备，以确保我们能够满足并超越客户对PPA的要求。Cadence的Innovus mixed-placer技术让我们能够在生产力上取得重大突破，从而更快地为客户完成设计并加速投片时程。Innovus mixed-placer技术已经成为创意电子生产实现流程的关键部分，已累积许多投片的成功经验，运用此技术完成大部分的设计。」

Cadence数码全流程为客户提供了设计收敛的快速途径，以及更好的可预测性。它支持Cadence的智能系统设计(Intelligent System Design)策略，使系统单芯片系统设计更加优异。