Cadence与台积电加速3D-IC多芯片设计创新

Cadence Design Systems, Inc.宣布与台积电紧密合作加速3D-IC多芯片设计创新。作为合作的一部分，Cadence Integrity 3D-IC平台是用于3D-IC设计规划、设计实现和系统分析的完整统一平台，支持台积电3DFabric技术，即台积电的3D矽堆叠与先进封装的系列技术。

此外，Cadence Tempus时序签核解决方案已优化升级，支持新的堆叠静态时序分析签核方法，从而缩短设计周转时间。受惠于这些最新的里程碑，客户可以放心地采用Cadence 3D-IC解决方案和台积电的3DFabric技术来创建具有竞争力的超大规模运算、移动和汽车应用。

Cadence资深副总裁暨数码与签核事业群总经理滕晋庆(Chin-Chi Teng)博士表示，通过研发团队努力推出的Integrity 3D-IC平台支持台积电3DFabric技术，正在推进与台积电的长期合作，并促进多个新兴领域的设计创新，包括 5G、人工智能和物联网。

台积电的3DFabric产品与Cadence的整合式高容量Integrity 3D-IC平台、Tempus时序签核解决方案、Allegro封装技术和3D分析工具相结合，为客户提供了一个有效的解决方案来部署3D设计和分析流程，以创建强大的矽堆叠设计。

Cadence Integrity 3D-IC在一个统一的平台上中提供3D芯片和封装规划、实现和系统分析。这让客户可以简化3D矽堆叠的多芯片设计规划、实现和分析，同时优化工程生产力、功率、效能和面积。此外，平台还具有与Cadence Allegro封装技术和Cadence Virtuoso平台整合的协同设计功能，可支持实现完整的3D整合和封装。

为了进一步让客户受益，Cadence分析工具与Integrity 3D-IC平台紧密整合，并与TSMC 3DFabric技术无缝协作，实现系统驱动的PPA目标。例如，Tempus时序签核解决方案结合了快速自动芯片间(RAID)分析，这是Cadence 3D STA技术的一部分，可帮助客户创建具有准确时序签核的多层设计。Cadence Celsius热解算器支持多芯片堆叠、SoC和复杂3D-IC的分层热分析。

在分层分析中，热点使用更精细的网格进行建模，这使客户能够实现运行时间和准确度目标。Cadence Voltus IC电源完整性解决方案为客户提供热、IR压降和cross -die电阻分析，以实现设计稳健性。

台积电设计基础架构管理事业部副总裁Suk Lee表示，台积电与Cadence的合作代表Integrity 3D-IC平台以及签核和系统分析工具支持台积电先进的3DFabric芯片整合解决方案，为共同客户提供灵活性和易用性，与Cadence长期合作的结果使设计人员能够充分利用台积电先进制程和3DFabric技术在功率、效能和面积方面的显着改进，同时加快差异化产品的创新。