新思科技数码与定制化设计平台获台积电N3制程认证

新思科技致力实现新一代系统单芯片(system-on-chips；SoCs)的功耗、效能和面积(PPA)的最佳化，日前宣布数码与定制化设计平台已获得台积电3纳米制程的认证。该认证通过严格的验证，是以台积电最新的设计规则手册和制程设计套件为基础，而取得这项认证也可说是双方多年合作的成果。此外，也已取得台积公司N4制程的认证。

台积公司设计建构管理处副总经理Suk Lee表示，很高兴看到与新思科技多年来的合作成果，也乐见他们的设计平台取得台积电先进制程的认证，带来最佳的PPA。藉由双方的策略合作，能让客户实现新一代HPC、移动、5G与AI设计，并快速将创新的产品推向市场。

数码设计流程是以紧密整合的「新思科技融合设计平台」为基础，采用最新技术以确保更快速的时序收敛，以及从合成到布局绕线再到时序及物理签核的完整流程之间的关联性。该平台经强化后的合成与全域摆置器引擎，可达到程序库单元选择和布局结果的最佳化。

为了支持台积公司的超低电压设计收敛，新思科技优化引擎已改为使用新的footprint优化演算法。这些基于双方策略夥伴关系的新技术，对于利用台积电N3制程的设计来说，有助其PPA的提升。

新思科技数码设计事业群总经理Shankar Krishnamoorthy表示，与台积电的持续合作关系为其先进的3纳米制程带来了高度差异化的解决方案，让客户在设计复杂的SoC时更具备成功的信心。

Custom Compiler设计和布局解决方案是「新思科技定制化设计平台」的一环，能为使用台积电先进制技术的设计人员带来更高的生产力。多项Custom Compiler的强化功能已获得包括新思科技DesignWare IP团队在内的3纳米先期用户的认证，能降低3纳米技术要求所需的心力。

新思科技PrimeSim HSPICE、PrimeSim SPICE、PrimeSim Pro和PrimeSim XA模拟器是PrimeSim连续解决方案的一部分，能改善台积公司 3纳米芯片设计的周转时间，并为电路模拟和可靠性要求提供签核范畴。