印度內閣在2022年9月21日發布〈Modified Programme for Development of Semiconductor and Display Manufacturing Ecosystem in India〉，用以支援其成為電子系統設計及製造（Electronics System Design and Manufacturing；ESDM）的世界樞紐（global hub）願景。企業投資印度的常有顧慮之一，乃基礎建設不足問題，則由於2020年4月1日公布的〈Modified Electronics Manufacturing Clusters Scheme〉（EMC 2.0）及其中的Common Facilities Center（CFC）來支持。先說基礎建設不足的問題，單只是政策及補助是不容易見成效的，因為基礎設施有很多部分不單只是投資可以解決的。譬如半導體所需要的高壓線及水源，廢水、廢棄物處理，乃至於環保法規，都需要公權力的行使。這個部分由政府主動地作為先行啟動計畫、集中於一處提供較完整的產業基礎設施、形成聚落等，是比較有效率的作法，可以省卻投資者決策過程中的疑慮，並且加速投資決策後漫長的準備、申請程序。此類作法早有成功的先例，譬如台灣的科學園區，或者是中國的一些高科新區，都是政府先完成基礎設施再招商，讓企業的考慮單純多了。至於發展半導體產業的部分，這個獎勵條例可能有點誤導之嫌。半導體與顯示器雖然享有部分類似製程，卻是兩個截然不同的產業，產業的業務模式競爭樣態差別甚大。不然也很難解釋為何中國在發展半導體和顯示器兩種產業，呈現截然不同的結果。將兩種產業的獎勵政策以分別的條例來規範是比較安全的做法。印度有興趣的半導體製造領域包括幾類：第一類是邏輯，雖說是所有技術節點政策都支援，現在看來40奈米僅是可以接受，目標應該放在28奈米；第二類包括化合物半導體、矽光子、感測器（包括MEMS）和離散元件（以下統稱特殊產品類）；第三類是封測。對線路設計另有獎勵辦法，包括對獎勵設計產業基礎設施（infrastructure）的〈Design Linked Incentive Scheme〉條例，補助設計相關支出的50%；以及支持設計實施（deployment）的〈Deployment Linked Incentive〉，補助淨銷售金額的4~6%。印度電子與半導體協會（India Electronics and Semiconductor Association；IESA）對政府的建議是依次發展封測廠、特殊產品廠，最後才及於先進製程廠，由易至難，看起來井然有序。先進製程方面，IESA建議聚在28奈米上，這是摩爾定律發展過程中每一個電晶體製造成本最低的製程。先發展封測的原因是投入較少、僱用較多人數，次而特殊產品的原因是因為這些工藝過去的發展期較短，比較有機會迎頭趕上。但是，如此簡化的觀點顯然忽略規劃產業發展應考慮入的細節。誠然，特殊產品的工藝有很多是8吋廠的製程，在傳統半導體的製造工藝上看來並不太困難。但是這此特殊產品的晚出現，也有它的道理。譬如化合物半導體的SiC，出現在軍用電子產品已有多年，但是SiC晶圓生產困難，良率較低，以至於現在用SiC做的功率元件，其晶圓成本還佔元件製造成本的一個相當百分比。類似這樣的例子不勝枚舉。也就是說，單只是從半導體製程的先進與否來探討產業發展策略，並非是一個全面的衡量標準。製程簡單而晚出現的產品自然是有其他的障礙妨礙它的問世，所以要進入這些領域要有其他投入的準備，譬如半導體材料的研究與開發。即使被視為第一步的封測，也要有類似的心理準備。

Nature News在2023年8月16發表的新聞以〈LK-99 isn’t a superconductor — how science sleuths solved the mystery〉為題，引用許多驗證實驗的文獻，對於前一陣子在國際學術界、產業界引起的室溫超導體騷動，算是暫時劃下休止符。超導體在其臨界溫度（critical temperature）下要同時具有2個物理特性：1. 零電阻，所以電子在流經超導體時不會發熱。2. Meissner effect，當有外加磁場時，磁場無法延伸入超導體內。我們經常看到的科普片中一個超導體懸浮於磁鐵之上，即為此一效應的視覺展示。超導體現象的發生以前，是需要極嚴苛的周遭條件，譬如極低溫或極高壓。也有理論來描述這現象：BCS理論（Bardeen-Cooper-Schrieffer theory）來描述，這是1972年物理諾爾獎得獎作品。需要極端低溫的環境下，才發生超導現象嚴重的限制超導體的應用—因此從1911年發現超導體現象迄今，物理學家致力於發現臨界溫度較高的超導體的材料。這百年最標幟性的突破是Georg Bednorz與K. Alex Muller於1986年發現的陶磁超導材料（1987年諾貝爾獎得獎作品）及隨後朱經武的釔鋇銅金屬氧化物（Yttrium Barium Copper Oxide）。之後雖然有新材料持續提升臨界溫度，但是關於其物理機制存有分岐，沒有令人一致信服的理論。這其實很大程度的減緩臨界溫度的提升—沒有理論基礎的實驗嘗試，有時看來像是煉金術。Nature News的文章用那些檢驗實驗的結果，簡單解釋為何LK-99非超導體：南韓團隊所看到的部分懸浮（partial lifting）現像是鐵磁（ferromagnetism）機制；材料本身其實是絕緣體。看到的電阻在特定溫度下驟降，乃因樣品中摻有硫化銅的雜質，在那特定溫度時硫化銅產生相變，造成電阻驟降。沒有雜質的樣品，是看不到電阻驟降的現象，這就暫時結論學界目前的擾動：LK-99不是室溫超導體。但是如果真有室溫超導體，最該立即投入研發的應該是半導體產業。半導體發展迄今，各方向發展的瓶頸幾乎都集中於散熱問題。半導體發熱的來源，簡單歸結有2個。首先，是電晶體於0與1狀態切換所需的能量，每次運作大概花1 fJ（femto Joule，10的負15次方）。看起來數量級很小，但是考慮到現在1片晶片上電晶體的閘極數（gate count），動輒以tera（10的12次方）為單位；而電晶體的運作速度可以達到ns（10的負9次方）等級，也就是每秒最高可以有10兆次運作，發熱量便相當可觀。但是，更大的發熱源是焦耳熱（Joule heat），也就是當電子通過金屬時因為電子碰撞晶格產生的熱耗散。這個熱耗散存在於晶片與晶片之間的金屬連線，譬如資料在CPU、DRAM、NAND Flash之間的穿梭來回—這其實是一個電子系統中最大的熱耗散來源，也存在於單一晶片之中。現代的IC晶片中有許多的信號線和電源線。現在的新工藝之一：晶背電源分配網路（BS-PDN；Back-Side Power Distribution Network），將供應電晶體運作電源的線路從原先的金屬線上層，移到晶圓背面，使之比較接近坐落於晶圓底面的電晶體。單只是這樣的縮短電源線的長度，就能大幅降低晶片的功耗和熱耗散。假如室溫超導體存在，最該立即投入研發的應該是半導體產業。單只是以室溫超導體材料替代目前單一晶片中的金屬連線，以及在先進封裝中用以連絡晶片之間的連線，如此造成的導體價值增進就遠超過目前所知超導體的其他的應用價值。當半導體產業製程微縮的路走得日益艱難，先進封裝以及新材料必須分擔半導體創造新價值成長的責任，而室溫超導體顯然是新材料領域中，可一舉解決目前半導體各方案中最大的共同瓶頸—熱耗散問題。雖然此次的挫敗顯示室溫超導體的路途還長，但是室溫超導體的利益巨大，作為已走到世界最前沿的幾個半導體龍頭企業，前瞻研究中室溫超導體可以開始考慮涵蓋此一議題了。

車用半導體零件標準制訂，存在一定的挑戰。第一個自然是供應鏈區域化的趨勢。車聯網是未來汽車發展的基礎框架，目前中國已在多地建立車聯網的先導區。中國系統以外的市場是否會採用相同或類似的標準呢？存疑。這可能分裂未來的產業統一標準，乃至於市場。第二個挑戰是雖然電動車銷售量已超過1,000萬輛，但是產品的概念仍存在高度流動性。也就是說，電動車／自駕車的產品概念仍在快速演化之中，這也不是全然的向壁虛構。電動車／自駕車目前的演化方式像過去的手機，最大程度的將既存的可攜電子系統全部吸納進系統中，多少也會依存於既定電子系統的標準。譬如網路的技術無論如何，也是要基於現行5G技術標準，只是特化於汽車的應用，這樣車聯網的技術就有粗略的一個技術標準框架了。但是電動車／自駕車更精細的功能猶存有相當的空間，車用半導體零件標準制訂必須對這些創價空間留存彈性。挑戰還來自半導體本身技術的快速進展。半導體技術不再只依循製程微縮的單一增值路徑，增值的方法另外還有使用新材料、先進封裝等方法。以已經使用先進封裝多年的CIS （CMOS Image Sensor）為例，這是在汽車中已經開始提高用量的感測器。目前的CIS至少包含畫素陣列（pixel array）及影像訊號處理器（ISP）2個晶片，以先進封裝的方式相結合。由於先進封裝技術的進展，堆疊3個、4個晶片—譬如再加上DRAM以及做邊緣計算（edge computing）的邏輯晶片—乃至於更多的晶片，都可能在可見的未來發生。封裝後的產品，不只是效能參數改進的問題，更是功能變化、擴充的問題。雖然過去其他產品標準的訂定也會配合半導體製程的演進而漸進式修改，譬如SDRAM、DDR、DDR2、DDR3 等的演化，但是總體的架構變化是漸近式的，而且每次標準的使用也穩定好一陣子，系統和半導體零件業者都可以使用新標準獲得相當回報。然而，車用半導體的變化有可能比較快速而激烈，這對於半導體零件標準制定形成挑戰。做為系統廠商的汽車廠商要垂直整合半導體到哪一個價值環節比較有經濟效益？如果不考慮地緣政治的因素，我認為到ADAS 或L3、L4自駕晶片的設計也許是個好的界線，這是總結手機公司發展經驗可以得到的結論。整合到此部分，系統公司已足以掌握系統核心價值的創造，譬如Tesla的半導體垂直整合目前便止於L4的晶片設計。如果汽車公司再深入半導體製造部分，就容易面臨要同時具備多種核心能力－包括汽車設計、製造與半導體製造－的挑戰。而半導體的環節也必然會面對規模經濟不足的窘境，畢竟競爭對手是不會採用對手設計、製造的半導體零件的。以此來考慮車用半導體零件統一規格標準，在汽車的ADAS/自駕晶片定義介面標準會是一個比較合適的起點。從此以下的半導體零件，制定較為有彈性的架構及可靠性規格。講架構是因為半導體技術部分還存有流動性，架構性的標準比較容易去接納新的技術以及相應的新增產品功能；可靠性更多的是針對汽車安全的相關規格。衆所周知，汽車對於安全性的要求近乎完美，而可靠性只是對於安全性的基礎要求之一。當硬體的標準訂定之後，車廠比較能減少責任的風險，它也會讓法律的修訂、保險產品的設計因有硬體的依據加快進行，而這些非技術的因素是自駕車正式問世的最大難題。

電動車及自駕車是未來最大的半導體應用領域。汽車產業每年市場超過2兆美元，超過手機、PC、伺服器等市場的總和。2022年電動車的銷量已經超過1,000萬輛，佔整體汽車市場的比例高達13%。電動車／自駕車預計在2030年的製造成本中，有50%會來自於半導體；2040年後由於自駕車趨於成熟，可能更會高達70%。電動車／自駕車與半導體的相互依存程度不言而喻。電動車／自駕車用半導體零件目前並沒有齊一的規格。以半導體其他應用—如前述的DRAM經驗來看，半導體零件的規格制定會大幅降低半導體零件成本，進而降低電動車／自駕車售價、擴大市場，對汽車和半導體產業是個雙贏的策略。但是有部分汽車業者似乎又想走回過去電子系統業者的老路：垂直整合、深入半導體製造環節。具體的例子有比亞迪、博世（Bosch）等。特別是在COVID-19（新冠肺炎）期間，汽車廠商經歷零組件斷供困境，對於整個汽車產業的供應鍊有直接掌握的強烈渴望。汽車廠垂直整合進半導體的考量可能來自於強化核心競爭力。如果一部車子的製作成本有50%，甚至70%來自於半導體，則可能汽車價值的創造也大部分來自於半導體。核心價值相關的硬體全部外購，無疑是把自己降格成組裝廠，無法在激烈的競爭中立足。汽車產業與半導體產業的垂直整合，表面上還有其他的好處。車用半導體零件由於沒有統一標準，很多是客製化的，汽車業者與IC設計公司的溝通是另一種成本，垂直整合可以大幅削減客製化的交易成本。另外，車用半導體零件的驗證期通常很長。半導體設計、製造內化在汽車公司內後，驗證的周期可望大幅縮短。但是訂定車用半導體統一標準、促使垂直分工成為可能進而獲得好處，我認為會比垂直整合的好處還是要大。除了前述的擴大規模經濟、降低成本、加速研發進展等好處外，還有對汽車產業特有的好處。譬如統一的規格可以加速立法推動，也可以建立世界公認的驗證平台，加速零件上市的速度等好處。國際半導體產業協會（SEMI）已開始推動車用半導體的統一標準。

當DRAM標準規格問世後，馬上改變產品的市場競合規則。DRAM有JEDEC（Joint Electron Device Engineering Council）制定的規格，各公司的產品在電壓、頻率、訊號序列、I/O管腳等定義是完全相同的；也就是說，把模組條上的一顆DRAM置換成另外一家公司相同規格的DRAM，理論上是可行的。所以產品的競爭領域就只侷限在產品推出的時間、成本（製程和良率）和可靠性上。先推出的新標準規格產品雖然市場較小，但享有較高的溢價；用較先進的製程來生產相同規格產品的成本顯然較低。這兩個因素是產品規格標準化後產生的內建機制，迫使各廠商奮力研發新製程。市場面上產品規格的統一標準化，意味著產品的大宗商品化（commoditization）。大宗商品市場的特性是供應商與顧客的交易程序簡單、但是黏著度不高。由於同質商品流動性高，而且與計算相關的系統應用對DRAM的使用量很有彈性—當DRAM佔成本比例時就少買些，所以市場對供需平衡的敏感度極高。大宗商品的價格起伏幅度極大，這也解釋為何記憶體市場經常性的面臨一歲一枯榮的景況。由於大宗商品的產品價格是主要的競爭因素之一，較低的價格讓應用方的系統成本也隨之降低，銷售量變大，反過來回饋到DRAM市場變大。此乃大宗商品特性所帶來的良性循環。在產業的價值鏈中儘可能的增加企業加值節點，以增加企業的競爭優勢的策略，稱為垂直整合。過去很多電子、通訊廠商採用這個策略因而進軍半導體產業，早期的有如AT&T、IBM等，授權技轉給台灣的RCA也是一家系統公司。包括日本全盛時期的NEC、東芝（Toshiba）、日立（Hitachi）、富士通（Fujitsu）等，以及南韓三星電子（Samsung Electronics）、樂金（LG）、現代（Hyundai）原先都是系統公司，也都是依這思路進入半導體領域。DRAM有規格標準之後，相關的上下游零件—譬如CPU與DRAM，乃至於與系統之間就不需要有密切的合作，雙方一切照標準規格操課就行了。此導致一個重要的產業結構的變化：上下游垂直整合失去策略優勢。所以在DRAM環節的廠商可以專心致力於單一產品的量產，追求規模經濟。由較大營業額產生的較大利潤可以支援獨立的製程研發，進一步拉開與競爭對手的技術差距，整個產業慢慢往寡佔的方向演變。甚至只是「類標準」都有可能啟動相近的產業正向循環。記得PC是如何快速崛起的嗎？IBM首代PC問世後，第二代、第三代的PC XT、AT業界就有IBM compatible的類標準產生。這一方面是由於IBM在產業前期的主導地位，也因為在硬體方面英特爾（Intel）近乎壟斷的供應與微軟（Microsoft ）Windows OS在軟體方面的強勢崛起。框架邊界的明確定義，促使與之協作各式零組件規格的迅速明確化，協力廠商可以立即專於注於單一產品的優化而建立規模經濟，整機的價格可以持續降低，再次擴大系統以及零組件的市場規模，這也是台灣半導體及電子與通訊系統製造業早期發展的契機。抽象地來說，規格化提供產業鏈各價值環節的連接標準規格，弱化垂直整合優勢，這使得單獨的產業鏈價值環節有生存的可能。當個別產業鏈價值環節專精於單一產品的生產，規模經濟得以建立。對於半導體產業而言，與系統製造業可以垂直分工是重要的一步。可以垂直分工意味著可以分取較多的利潤，進而投入尖端製程的研發，這對於半導體產業的發展、茁壯至關重要。由產業的發展歷史中也可以看到，原先由系統業者藉垂直整合伸向半導體業者幾乎全多褪去，僅存的也在努力剝離系統業務與半導體業務之間的關係。這是已發生過的產業歷史。

在今年（2023年）記憶體價格大幅跌落之前，半導體產業中的產品個別市場排名分別是DRAM（13%）、NAND Flash（11%）以及CPU（9%）。如果將記憶體歸成一大類的話，其總銷售額還是遙遙領先其他類別，無與倫比。之所以會有這樣的排序，主要是因為計算機理論的von Neumann架構中，記憶體與處理器是唯二被提及的硬體，所以處理器與記憶體在各類計算相關的系統產品中—包括手機，都是用策略採購管理的最重要零件。記憶體中的DRAM有由JEDEC（Joint Electron Device Engineering Council）機構所制定的全球標準規格，譬如現在常見的DDR4、LP DDR4、DDR5等。JEDEC也制定NAND標準規格如ONFI（Open NAND Flash Interface）4.0、5.0等，雖然這個標準沒有如DRAM規格般的有較強的拘束性，但是各廠家的NAND產品在加上微處理器後形成的永久記憶模組也大致通用。記憶體有全球統一規格標準，此對現代半導體產業景觀的塑造有決定性的影響。最早的DRAM規格標準是JEDEC於1987年訂定的FPM（Fast Page Mode），這個年份距離電晶體的發明已經歷過40年，摩爾定律的恆常推進已經有些吃力。但是DRAM那時最大的應用市場是PC，新興大市場才出現不久，有蓬勃發展的生機。此時的主要半導體公司除了老牌的美國半導體公司如英特爾（Intel）、德儀（TI）、超微（AMD）、摩托羅拉（Motorola）、National之外，另外日、韓系統廠商如富士通（Fujitsu）、日立（Hitachi）、NEC、東芝（Toshiba）、三星電子（Samsung Electronics）等也紛紛成立半導體公司，這些就是後來在90年代DRAM市場競爭大放異彩的公司。DRAM有一段時間是整個半體導產業的技術驅動者（technology driver），主要的原因有二：一個是產品特性的因素，另一個是市場因素。DRAM中有超過一半的面積是記憶體陣列，其單元形狀相同，結構呈高度重複性。製程微縮對於晶片面積的減少、乃至於成本的降低效果是直接而且顯而易見的。因此，製程微縮成為此產品領域的主要競爭因素。市場因素方面，DRAM在80年代末期約略佔整體半導體市場30~40%的比例。也就是說，半導體市場盈餘主要落在DRAM領域，因此製程研發所需要的經費由DRAM來領軍是理所當然。台灣經歷過的產業發展，也見證此一過程。現在成為晶圓製造的常見設施與設備，如12吋晶圓廠、DUV、CMP等，在台灣都是先由DRAM廠商領先使用的，這種趨勢一直至2000年初後才開始反轉。

繼先前南韓總統文在寅發布南韓10年半導體產業發展計畫後，2023年5月南韓科學技術情報通信部（Ministry of Science and ICT）再公布10年研發路線圖。前者著重在產業目前的實際發展方針，聚焦在系統晶片，其中最重要的2個部分自然是IC設計公司和代工產業。計畫明顯的以台灣為例，這自然是要與台灣在此一領域一較長短了。至於10年研發路線圖，是結合產業、政府與研究機構的力量，研發新興記憶體（emerging memories）、邏輯晶片與先進封裝，這幾乎囊括半導體產業的全部未來新科技了！政策沒有重點？不，這不是產業發展計畫，而是前瞻性的科技研發，涵蓋面要比較廣，目的是買保險。譬如在新興記憶體方面，研究項目全面性覆蓋FeRAM、MRAM、PCRAM、ReRAM等。如果有一種產品終將勝出，也不會因研發項目的選擇而錯失。大面積覆蓋前瞻性科技的策略自然有經費和人力的問題，但是南韓GDP在2022年居世界第十二位，對於國家最重要的產業以舉國之力奮力一搏，南韓有這個能力，也是正確抉擇。南韓的計畫中有2個亮點值得台灣注意。一個是in-memory-computing，這是在記憶體中直接執行運算。原來電腦von-Neumann架構中，處理器與記憶體分處2個位置，原始資料與計算結果就在二者中奔波。如此的架構對現代高速、大量運算已形成功耗和速度的瓶頸，因此在記憶體中直接完成計算並且當地儲存就成為解決方案之一。這1個議題已經在近年各個半導體會議中得到愈來愈多關注。另一個亮點是神經型態晶片（neuromorphic chips）。這是一種模擬人腦中神經元和突觸的結構來執行學習、思考和記憶的功能。現在的人工智慧（AI）計算是以GPU晶片為主力。台灣半導體產業正因為ChatGPT快速崛起而大發利市，未來有可能以神經型態晶片執行AI計算。英特爾（Intel）已有2代產品問世。這二者在業界都是已熟知的未來趨勢，重點在於這二者都是以新興記憶體為基礎結構的。台灣代工業者當然也會涵蓋嵌入式新興記憶體的發展，但是終究不若專精於獨立式記憶體廠商那般上心。台灣記憶體廠商過去雖然產量曾經在世界高居第二位，但是因為個別廠商的規模相對太小，無力負擔NAND開發費用，又經歷了2009年金融海嘯的摧殘，因而掉隊了。沒有足夠本土記憶體廠商的加入，在這些領域台灣的發展是較為欠缺的。甚至是先進封裝，台灣也存有相同的問題。WoW（Wafer-on-Wafer）、CoW（Chip-on-Wafer）等3D封裝技術中含有2個以上的晶片，譬如CIS或者邊緣計算，其中有的有DRAM等記憶體晶片，一般是由專業記憶體廠來設計與製造。台灣沒有本土的記憶體晶片支援，在未來的競爭上勢必遭遇挑戰。總的來說，南韓10年研發藍圖涵蓋未來半導體各個面向，以舉國之力戮力行之。計畫中充分利用南韓在記憶體領域中已經建立的絕對優勢投射於未來技術的發展。我的看法是這是個合理的計畫。我另外想問的是，台灣的政策呢？過去的5+2+2+1中的半導體（後來被迫加上去的）以及最近一任內閣的6項計畫中關於半導體的部分都說了些什麼，有誰記得？又真的完成了哪些？或者，更直接些，台灣有半導體國策嗎？

半導體的技術路線路自2016年從原先比較專注於製程微縮的「國際半導體技術藍圖」（ITRS Roadmap），轉換成「異質整合」（Heterogeneous Integration Roadmap）後，CIS首先將畫素陣列和ADC & ISP用WoW（Wafer-on-Wafer）先進封裝方堆疊起來，而晶片鍵合的方式為銅混合金鍵合（copper-copper hybrid bonding；HB）。延伸報導晶片的房地產開發—以及晶圓背面的利用（一）如此晶片堆疊方式讓原來功能、製程各異的模組各自以最適合製程分別製造，得到的結果是製程簡化，總體效能大幅提升，譬如2個堆疊的晶片中可以有較多的I/O連線、電阻下降、功耗減少、速度變快等優點。更重要的是，晶片的矽房地產基地的面積也大幅減少了。HB堆疊技術是目前各家公司推動的研發方向之一。以三星電子（Samsung Electronics）為例，利用HB，他們已展示可以堆疊16層晶片，咸信這是為未來的高頻寬記憶體（HBM；High Bandwidth Memory）做準備。這與前述的3D NAND結構不同。3D NAND 的記憶體陣列是在單一晶圓（monolithic）上製造，而用HB製造的HBM是在多個晶圓上製造DRAM。如果用建築的工法打比方，這比較像預鑄—各層在工廠中各自製作完成，到工地只做堆疊接榫。無論如何，這也大幅縮減工期和矽房地產面積，其他HB具有的優勢也自不待言。CIS做為HI的標竿產品目前已進展到以畫素陣列、DRAM、ISP等3個晶片以HB方式封裝成1個高效能產品的進程。未來可能還再加入人工智慧（AI）晶片，直接用CIS擷取出來的影像信號做邊緣計算。當這些晶片如此多層、緊密的堆疊時，散熱是一個大問題；另一個是電源供應，特別是高效能運算（HPC）或AI延伸的應用。2022年2月Graphcore推出Bow IPU，是將一個專門用於供電的晶圓，與另一IPU（Intelligence Processing Unit）晶圓以WoW的HB技術封裝在一起，解決IPU這類高耗電產品的供電問題。業界更常見的預期是用BS-PDN（Back-Side Power Distribution Network）的方式來解決供電問題。晶片供電首先要進入電晶體，但是傳統的供電電壓是從金屬線上方一路穿透晶片結構到底層的電晶體，不僅佔用空間，而且因距離較遠因而較耗電。BS-PDN是以另一個晶片做為電源供應的來源結構，將原有的晶片打薄背面，讓墊在底下的供電晶片能較近的直接對電晶體供電。如果要供電的物件是已經用WoW組織的多晶片產品，則供電結構可以直接在需要較大供電的晶片（通常是邏輯晶片）背面建構，省略一個襯底晶片。矽房地產的開發利用從微縮、地下室、3D、堆疊，現在連背面也要用上了，寸土寸金。

直至今日，晶片的設計與製造都在講究矽晶圓的土地利用效率，稱之為矽房地產（silicon real estate）開發。傳統的晶片製造是將結構從做為基板（substrate）的矽晶圓上一步一步堆疊上去的，乃至於後段製程（Back End Of Line；BEOL）的金屬連線。一開始做為IC的基礎元件電晶體只做一層，像以前的平房，雖然房屋可以櫛比林立，但是整體的建築景觀是平整的2D街景。然後是地下室了。在DRAM發展製程的過程中，電容建構在過往方式之一是向下挖深溝，稱為深溝電容（deep trench capacitor）。電容存在於電晶體的水平面之下，算是地下室吧！這是積極爭取建築容積率的第一步。以上的平房、地下室的想法在人類史前文化就有，要不，到良渚文化遺址去瞧瞧。從電晶體乃至於金屬連線都建構於晶圓的一面，這一面叫前面（front side）。電晶體積體整合程度變高之後，整個晶片就像鄉村變成都市，公共設施如供電網、下水道、交通等就得納入都市計畫。晶片上最重要的公共設施至少包括有電源、信號和熱耗散。電源和信號由最上面的金屬連線層處理，而熱耗散猶如廢水，處理不好晶片便無法持續運作。很久以前處理熱耗散問題，腦筋動到晶圓背面（back side）。功率元件雖然不算是IC，但是由於功率元件高壓、大電流所產生的焦耳熱（joule heat）會讓晶片發燙，勢必要有快速排除廢熱的管道，於是有了BGBM（Back Grounding Back Metalization）的製程—將晶圓底部磨薄，然後鍍上金屬，讓電晶體的散熱快些。這個也可以用城市的基建打個比方：廢熱的下水道。再來是蓋樓了。3D NAND的製程驚才絕艷，只使用4、5個光罩便能做成32層的結構，大幅增加可能儲存的資訊數量。蓋高樓層的自由度一旦打開，建築物的容積率隨樓層數的增加而倍數大幅成長，減輕2D時代晶片地基必須持續微縮的壓力。再下來是處理信號的問題。晶片中傳統的信號大致以電子傳送，管道是製程中的各層金屬連線，至今仍是如此，但是這只是內部的信號傳遞形式。現在的晶片多才多藝，也可以從外界汲取資訊—譬如光，然後再轉成電信號，CIS （CMOS Image Sensor）就是最好的例子，其後也引領著半導體製程創造性的變革。傳統CIS架構與CMOS的建構過程相彷，先做光二極體（photo diode），這算是某種類型的CMOS，其功能是把接收到的光信號轉成電信號，以便後續處理。其上也有一般晶片的幾層金屬連線，更上面有光線進入後的微鏡頭（micro lens）和濾色片（color filters）。微鏡頭這端叫前端（front side），是晶片的正面（face）。這整個製程就依循CMOS製程的傳統的智慧。但是光進來後先要穿越正面幾層滿布金屬線的縫隙，以及晶片的中層結構，才能抵達對光敏感的光二極體。光的吸收效率很差。從工程設計的角度來看，光經微鏡頭、濾光片後應該先抵達光二極體，直接讓它吸收，轉化成電信號，然後經金屬連線把信號送出去，這才是合理的設計。之所以會變成如此彆扭的結構，乃因半導體CMOS製程在演化過程中，就是將CMOS先置於底部，再將線路逐漸長上去的。無獨有偶，大部分的生物的眼睛也有如此因演化過程產生的工程謬誤。人類眼睛的盲點就是在光敏細胞的演化過程中，視神經先長到視網模前，這個演化的遺跡殘留到以後更複雜的眼球結構之中，視神經阻擋視網膜對光線的部分吸收，以致於接近視界的中心點兩側都有對影像無感的盲點。演化無法重來，但是工程可以重新設計。CIS如此彆扭結構，解決的方法就是從晶片背面著手：光的進入孔道微鏡頭、濾光片從比較接近光二極體（視網膜）的方向進來—就是晶圓的背面，在光二極體處轉化成電信號後再由上層的金屬線路（視神經）送出去處理。這樣的結構不會讓光被金屬連線阻擋干擾，結構合理多了。如此的CIS結構叫背面照明（BI；Back-side Illumination），而老一代的CIS則叫前面照明（FI：Front-side Illumination）。光是一種信號，比之於建築中的線路屬於弱電系統，現在晶片中的部分弱電線路也地下化了，像是光纖或電纜。CIS的結構本來就由多種效能的晶片功能模組拼湊起來，至少包括像素陣列（pixel arrays）、類比線路（Analog to Digital Converters；ADC）、邏輯線路（Image Signal Processors；ISP）等組成，而這些模組在半導體製程看來就是異質（heterogeneous）。因此在異質整合（heterogeneous integration）的年代開始後，CIS的結構創新引領許多矽房地產變革的生發。

2023年5月21日中國國家互聯網資訊辦公室發布消息稱，美光（Micron）在中國銷售的產品未通過網路安全審查。按照中國《網路安全法》等法律法規，中國境内關鍵資訊基礎設施的營運者，應停止採購美光產品。針對這件事，南華早報在2023年5月29日已做評論。在中美科技對峙的氛圍下，美國的科技公司遭逢此種裁定是意料中事，美光成為箭靶是因為「美光是美國對中國不僅提起多次智慧財產權訴訟，還經常遊說美國反對中國的大型晶片產業公司」。南華早報這一部分的陳述離事實並不太遠，美光是全世界記憶體廠商中最常使用非商業競爭手段打擊同業的。專利侵權、反傾銷（anti-dumping）、反補貼（counter-veiling）等手段使用得淋漓盡至，充分利用美國在國際政治的力量，以及過去是世界重要半導體市場的主場優勢。世界上沒有任何一家記憶體公司能倖免於此困擾。即使其本身亦有涉案在DRAM反壟斷案中，美光也以其較熟悉的反壟斷局寬大處理計畫（Leniency Program）最後安然脫身。美光如此常態行為，的確較容易成為反制的對象，但是中國政府是否真正以此因素為主要考量而下此決定，就不得而知。中國官方宣布的根據或理由令人費解，主要是因為DRAM的產品特性，它是「大宗商品（commodity）」。DRAM產品有世界統一的規格，像DDR4、DDR5、LP DDR4等介面規格，同一規格的產品，其電壓、傳輸速度、訊號次序等規格是完全一樣，都是由JEDEC這個組織統一制定的。理論上，一家公司某一特定介面的產品完全可以被另一家公司相同介面的產品直接插拔替代。如果美光的產品要刻意增加其他公司沒有的「功能」，這些增加的線路勢必在產品的成本上重懲美光。所以說這個根據或理由，業內人士很難理解。如此措施會引發哪些市場反應呢？當前的記憶體市場由於PC和手機市場的低迷，處於極端的不景氣狀態之中，這是整個產業現在共同感受。這個裁定對於美光的短期衝擊雪上加霜是顯而易見的。但有幾個理由會讓這個裁定的影響可能沒有想像中的嚴峻。第一，是美光的前置準備。這幾年中美科技的對峙已經持續多時，特別是美光在與晉華進入訴訟程序之後，美光不可能沒有應變計畫，否則就是經營得太漫不經心了。第二，是美光傳統的市場策略。美光在很長一段時間內的市場策略是極大化利潤，而不是保持客戶的黏著度，理由是前述的DRAM是大宗商品這一原因。由於記憶體是大宗商品，很難由產品的差異化來提升顧客的忠誠度，利潤極大化是合理的市場策略。基於此一市場策略，美光銷售體制使產品銷售對象轉換的彈性即相對較高。第三，還是大宗商品的特性所導致的。DRAM由於可相互替代，對於系統公司零件轉換成本較低，只要有價格差距就有轉換誘因。所以此措施淨效應就是記憶體各寡佔公司與顧客的重新議價與配對洗牌。顧客與供應商重新接頭、議價需要交易成本，也需要時間，所以將延緩整個產業的復甦時間。對於個別廠而言，當然會有所損失，但是還不致於窒息。大宗商品嘛，如水銀瀉地，無孔不入的。要不，俄國石油被那麼多國家抵制，不也賣得好好的？