Cadence推PCI Express 5.0验证IP
- 吴冠仪/台北
益华电脑(Cadence Design Systems, Inc.)推出验证IP(VIP),支持最新的PCI Express(PCIe)5.0架构。Cadence验证IP结合TripleCheck技术,协助设计人员快速完成PCIe 5.0服务器及储存器系统单芯片(SoC)设计的完整功能验证,确保设计能够达成预期规划。
Cadence独具特色且获市场肯定的验证IP支持近期所有PCIe标准,更针对新的5.0规格进一步优化。PCIe 5.0规格的采用者能够利用Cadence TripleCheck技术所提供的验证计划,将可衡量的目标连结至规格特性及具有数千种随开即测的全方位测试套装,确保符合规格,借此节省设计人员时间并提高终端产品品质。此外,设计人员可透过Indago协定除错App厘清各协定中设计、验证IP与测试台之间的相互影响,找出设计错误的根本原因。
Mellanox Technologies矽工程资深副总裁Shlomit Weiss表示,在先前版本的PCIe规格上运用Cadence验证IP,顺利设计出领先全球的运算及储存基础建设互连解决方案。Cadence PCIe 5.0解决方案对目前开发工作十分重要,协助打造出新一代产品,满足高效能机器学习、云端、储存及其他应用的高速数据处理需求。
Cadence验证套装中的VIP采用TripleCheck技术,且针对Xcelium平行逻辑模拟及搭配的第三方模拟器进行优化。 PCIe 5.0验证IP支持公司的系统设计实现策略,协助系统商及半导体商以更高效率打造出完整且具差异性的终端产品。验证套装包含同级最佳核心引擎、验证设施技术及用以提升设计品质和产能的解决方案,能够满足多种应用及垂直产业的验证要求。
Cadence产品管理、系统与验证事业群副总裁Michal Siwinski表示,Cadence这套创市场之先的PCIe 5.0验证IP运用TripleCheck技术强化,协助早期采用者确保设计符合规格,同时以最快路径达成IP验证收敛。对于最新协定的支持证明Cadence在促进PCIe规格演进上的努力,客户随时可以开始使用PCIe 5.0解决方案。