厚翼科技提供时序控制芯片之存储器测试解决方案

厚翼科技提供整合性存储器自我测试电路产生环境方案。

DIGITIMES Research预估2017年4K TV出货量将达8,000万台，较2016年成长48.1%。当进入高画质纪元，时序控制芯片Timing Controller Chip；T-CON Chip)需提升其所支持的分辨率，处理高画质画面，进而将完美的画面呈现于面板上，为了节省影像传输界面的带宽耗损，因此时序控制芯片内多半会内建SRAM存储器。

当内建SRAM容量愈来愈大时，相对时序控制芯片制造的成本也随之增加，并成为时序控制芯片制造端的不稳定因素。为确保时序控制芯片上的存储器工作正常，内建自我测试技术(Built-In Self -Test；BIST) 成为芯片实作中，不可或缺的一部分。

自我测试电路 (Built-In Self-Test)，可以提高测试的错误涵盖率，缩短设计周期，增加产品可靠度，并加快产品的上市速度。由于传统的测试做法是针对单一嵌入式存储器开发嵌入式测试电路，所以会导致时序控制芯片面积过大与测试时间过久的问题，进而增加时序控制芯片设计产生的测试费用与销售成本。

另外，传统存储器测试方法无法针对一些缺陷类型而弹性选择存储器测试的演算法，将导致存储器测试结果不准确。有监于此，厚翼科技特别开发「整合性存储器自我测试电路产生环境-Brains」，以解决传统设计之不足。

因应高画质时代来临，时序控制芯片内含之存储器数量势必愈来愈多，此时，存储器测试解决方案亦成为芯片设计中不可或缺的一环。藉由Brains自动化产生相对应的存储器测试电路，对使用者来讲，不需太过繁复的设定过程，即可完成存储器测试解决方案的实作。对于分秒必争的ASIC实作时程来说，可节省相当大的时间。

除此之外，Brains弹性的设定选项，以及基于自有专利所建构的硬件电路，都是使用者在实作存储器测试解决方案的一大利器。