中文繁體版   English   星期六 ,6月 6日, 2020 (台北)
登入  申请试用  MY DIGITIMES236
 
D talk
order

英特尔发布最大容量全新Stratix 10 GX 10M FPGA

  • 台北讯

Intel Stratix 10 GX 10M FPGA共有1020万个逻辑单元,是首款使用EMIB技术将两个FPGA构造芯片在逻辑和电力上实现集成的英特尔FPGA。

多家客户现已收到全新Intel Stratix 10 GX 10M FPGA样品,该产品是全球密度最高的FPGA,拥有1,020万个逻辑单元,该装置现已量产。这款元件密度极高的FPGA,是以现有的Intel Stratix 10 FPGA 架构以及英特尔先进的嵌入式多芯片互连桥接(EMIB)技术为基础所设计。

最新Intel Stratix 10GX 10M FPGA运用EMIB技术融合两个高密度Intel Stratix 10 GX FPGA核心逻辑芯片(每个芯片容量为510万个逻辑单元)以及相应的I/O单元。Intel Stratix 10 GX 10M FPGA密度约为Stratix 10 GX 1SG280 FPGA的3.7倍,后者为原Intel Stratix 10系列中元件密度最高的装置。

ASIC原型设计和模拟市场对当前最大容量的FPGA需求格外殷切,有数家供应商提供商用现成(COTS)的ASIC原型设计和模拟系统。此外,包括英特尔在内的多家大型半导体公司都开发自家的客制化原型设计和模拟系统,并在设计定案(tape-out)前使用该系统来验证其最大规模、最复杂、风险也最高的ASSP和系统单芯片(SoC)设计。

ASIC模拟和原型设计系统可以帮助设计团队大幅降低设计风险。因此,包括Intel Stratix 10 FPGA和更早的Stratix III、Stratix IV和 Stratix V装置在内的Intel FPGA在过去十多年来一直被用为许多模拟和原型设计系统的基础装置。

ASIC模拟和原型设计系统支持许多与IC和系统开发相关的工作,包括使用真实硬件的算法开发、芯片制造前的早期SoC软件开发、RTOS验证、针对硬件和软件的边角案例条件测试(corner-case condition testing)与连续设计反复运算的回归测试(regression testing)。

模拟和原型设计系统旨在帮助半导体厂商在芯片制造前发现和避免代价高昂的软硬件设计缺陷,从而节省数百万美元的成本。原因是芯片在制造完成后,解决硬件设计缺陷问题成本更高,通常需要昂贵的重新设计费用。当制造出来并交付给终端客户后,解决这些问题的成本会更高。因此模拟和原型设计系统的使用越来越普及,因为在经济成本如此之高的情况下,没有哪里个设计团队负责人会忽视这项谨慎的验证性投资。

更重要的是,用来制造Intel Stratix 10 GX 10M FPGA的半导体和封装技术,不仅是为了制造最大容量FPGA,最大的重点在于这些技术让英特尔能够透过集成不同的半导体芯片,包括FPGA、ASIC、eASIC结构化ASIC、I/O单元、3D堆叠存储器单元和光子器件等,来将几乎任何类型的装置集成到封装系统(SiP)中,满足特定客户需求。这些先进技术彼此相辅相成,构成了英特尔独特创新并且极具策略性的优势。