7纳米延伸至系统端的静电保护条件

图一、Amazing低电压TVS解决方案。

随着物联网(IoT)及人工智能(AI)的蓬勃发展、5G即将商转的议题发酵带动下，消费者对于快速运算的需求与日俱增，为了满足终端的需求，系统业者无不致力开发运算效能更强的商品以求占得市场先机。

其中CPU的运算功能高低就扮演着极重要的角色，例如：苹果A12处理器、AMD Vega 20绘图IC、寒武纪AI芯片等，皆采用TSMC 7nm制程作为其设计架构，其优势为可以增加CPU的运算效率、降低整体耗电量、并且芯片体积缩小也增加了设计系统产品的弹性。

7nm制程的IC渗透程度相当广泛，比特大陆的新款ASIC(特殊应用集成电路)即采用7nm鳍式晶体管(FinFET)，加强运算速率以符合挖矿的需求；因应电竞市场及高端绘图需求，提供高效的分辨率和低延迟的影像品质已是GPU厂商最基本的自我要求。

为提供更有竞争力的画面输出，例如nVDIA采用极紫外光(EUV)微影制程技术制作其下一代7nm Ampere系列绘图芯片，一方面提升整体效能，再者是力求降低IC功耗，使搭载其GPU的NB等载具能有更长的battery life的表现。

现今举凡数据中心、手机、PC、AI等领域，皆已应用最新先进制程来实现硬件效能的需求，不断在制程上进行微缩、提升良率也是各家半导体代工厂持续维持竞争力的目标。

然而CMOS制程的演进虽提升了其效能及功耗但也有其可靠度的问题。由于采用先进制程技术制造的芯片电路中的闸极氧化层较薄，以致于在相同电压条件下所造成的电场强度更强，使得闸极氧化层更容易受到遭受损坏。

这也是为何元件尺寸下降的同时，静电防护能力也随之下滑，导致增加IC毁损机率的主因。尤其现今系统产品讲求轻薄可携，PCB板的元件密度提高，对于ESD所带来的威胁愈发不可小觑。

随着系统产品广泛采用7nm处理器，维持其运作所需的电压也以3.3V以降的低电压为主，像是2.5V、1.8V、1.2V不等，低电压带来的优势就是功耗降低，但对于电源杂讯的容忍度也随之下降，另外处理器遭受到突波时，也更容易导致software fail乃至hardware fail。

而手持式产品频繁的对电池充放电，也提高了EOS对电源分布系统的威胁，为了因应ESD/EOS在电源端的挑战，晶焱科技针对电源的防护需求，特别研发出针对低电压的ESD/EOS防护元件(如图一)，可依照不同的电压需求做防护。

早期采用Zener diode作为电源端的防护元件的缺点就是其漏电流较大，约为1mA左右，而晶焱科技所开发的TVS元件漏电流仅为1μA以内，对于讲求省电的手持式产品而言，能提供更有竞争力的漏电流控制。

而现今的电子产品PCB layout的空间较无余裕，对于系统设计工程师来说，小的封装尺寸将更容易置入系统中，以实现完整的ESD/EOS保护。

晶焱科技所推出的AZ6225-01F、AZ6118-01F、AZ6112-01F低压解决方案封装大小仅为0402(1.0mm x 0.6mm)、单体ESD耐受Air/Contact达到30kV，为兼具低箝制电压且带有高EOS防护的TVS。(如图一)

针对先进制程会遭遇到的各种ESD/EOS威胁，此一系列低电压TVS可提供最全面的防护来提高电子产品的稳定度及可靠度。晶焱科技持续关注市场需求，开发出能对治客户问题的防护元件，力求使电子产品在市场上保有优良的商誉。(本文由晶焱科技提供，尤嘉禾整理报导)