新思科技获台积电创新SoIC堆叠技术认证

新思科技宣布新思科技设计平台(Synopsys Design Platform)通过台积电最新系统整合芯片(System-on-Integrated-Chips；TSMC-SoIC)3D芯片堆叠(chip stacking)技术的认证。其全平台的实现能力，辅以具备高弹性的参考流程，能协助客户进行移动运算、网络通讯、消费性与汽车电子应用，对于高效能、高连结和多芯片技术等设计解决方案的部署。

新思科技设计平台是以设计实作与签核解决方案为中心，其大量的参考方法包括先进的贯穿介电导通孔建模、多芯片布局攫取、实体平面规划与实作，以及寄生萃取与时序分析和可高度扩展的实体验证。

支持台积电先进SoIC芯片堆叠技术的新思科技设计平台之主要产品特色包含，IC Compiler II 布局绕线：为多芯片IC的高复杂度提供高效率的设计攫取和灵活的规划。高品质的绕线支持涵盖TSV、TDV、凸块和RDL连结解决方案；PrimeTime时序签核：全系统静态时序分析，支持多芯片静态时序分析；StarRC萃取签核：为3D-IC方法论提供先进的功能，可处理多芯片寄生交互作用，并为TDV和TSV提供新的建模；IC Validator实体签核：提供DRC与LVS的验证，包括支持SoIC跨晶粒界面DRC/LVS检查。

台积电设计建构管理处资深处长Suk Lee表示，系统带宽与复杂度的挑战促成创新产品的问世，台积电推出全新的3D整合技术，并藉由有效的设计实作将高度差异化产品推向市场。台积电与新思科技持续的合作关系，为台积电创新的SoIC先进芯片堆叠技术提供了可扩展的方法。期待双方客户能受惠于这些先进的技术和服务，以实现真正的系统级封装。

新思科技设计事业群联席总经理Sassine Ghazi指出，新思科技与台积公司近期的合作成果，将可在系统规模和系统效能上带来突破性的进展，新思科技的数码设计平台以及双方共同开发的相关方法，将使设计人员在部署新一代多芯片解决方案时，能更有信心符合严格的时程规划。