抑制移动设备电磁干扰 从PCB设计方向着手

智能手机可用PCB载板空间有限，重点零组件布局变更不易，必须从PCB设计改善设计限制。Replacebase

移动设备体积小巧，同时在有限的硬件构型中置入大量射频零组件，原本在设计电路需考量的电磁干扰问题就不容易解决，又必须在成本、轻量化、高密度零组件布局上妥协，改善电磁干扰衍生问题并不容易，亦可设计源头着手进行改善。

新一代智能设备或智能手机，在体积与重量要求越来越小与轻量化，对于设备内部的可用PCB载板空间大幅缩小，而对设计端来说，载板缩小代表着零组件布局将会更为紧密，各种如功率元件、射频元件、电源处理零组件比肩并列，以往在因应改善电磁干扰(Electro Magnetic Interference；EMI)问题常用的零组件布局手法或是增加各种金属屏蔽罩方案，可能都因为可用载板空间问题跟有限空间而导致改善效用有限或是有新的设计限制。

尤其是智能手机产品、新一代平板电脑，搭载高性能处理器、2K甚至更高分辨率的屏幕、高效能存储器等，这类电子零组件或是驱动IC其实一部分代表将是带来设计问题的几个大处理重点，不仅是电磁兼容性问题，针对电磁高敏的零组件怎麽处理干扰，在整个PCB布满干扰源的问题上，必须从设计端进行改善规划，进而将设计困境改善甚至优化，让杂讯与抗干扰问题在设计阶段就能获得有效抑制与改善。

对于PCB设计端进行的各项改善方案，其实需要注意一个重点就是，电子产品追求效能提升、高度可携方向发展时，原本就会让电磁兼容性问题更加严苛，在设计阶段不可能将杂讯问题完全消弭，但实际上却可以透过设计或零组件布局调整来进行有效抑制，本文会试着从几个可在设计阶段下手的改善对策进行讨论，方向为降低整体PCB杂讯强度。

目前用来降低EMI电磁干扰的对策，大多是靠着PCB设计者在进行电路布局的多年累积尝试错误经验，或是运用PCB设计软件进行线路模拟分析，透过设计软件的各项模块参数因应设计线路与零组件布局模拟进行参数分析，再搭配机构或是外壳等材料参数搭配产出分析结果，透过不同结果排列组合或是变更设计进而达到将线路与零组件布局最佳化的效用。

但先前也有提及，移动设备的PCB设计可能变更零组件布局的方案可用的设计弹性并不大，最大的原因是元件根本没有足够的机构空间让设计师进行不同组合的排列配置模拟，正因为空间太小，即大幅限制了可用的配置布局组合数量，能仰赖的电磁干扰改善方案就只能运用PCB设计进行优化。

而当PCB设计跑到分析模拟阶段，其实还必须搭配国／内电磁干扰规范要求进行对比参照，这个过程在设计阶段还未有设计样品产制时，虽成本不高，但花在开发时程与人力成本较高，然而设计终究走到样品实际产制阶段，届时的成本投入将会更高，透过反覆验证、测试确认，往往会令开发时程无限制的延长，进而导致前期开发费用暴增、超支。


PCB设计阶段可以在各个环节加入电磁干扰优化考量，阶段性地透过反覆测试验证改善设计的干扰问题，但在进行开发前其实需注意，要检验样品设计的实际电磁干扰问题幅度，其实需要靠完善的测试场地才能达到目的，若测试场地先天条件不足，稍有小幅度改善还得将设计样品委外送测，其实也会导致测试验证过程冗长与成本问题。

一般部署测试用的电波暗室是一个选项，可以采用室内3~4米区块设置，透过限制特定频率范围的电界强度取得测试峰值作为测试数据。

首先，先理解设计方案中几个影响电磁干扰的关键零组件与布局影响，一般智能设备多半不外乎射频元件、功率元件与数码逻辑元件组构而成，其中RF射频元件如无线网络收发器、蓝牙收发器、天线设计等，还有中央处理器／副处理器、DSP、微控制器、ASIC等，另还有高频读写的存储器、快闪存储器等，最后影响使用体验较大的可能是显示器的高频驱动IC等，这些零组件基本上都会全部挤在PCB上头，且几乎布局配置距离彼此不到几毫米，设计难度相对较高。

实际验证测试时，这些重点零组件也是关注重点，设计成果的低标至少是这些零组件的电磁干扰问题必须在常规标准之下，这可确保产品出货检测可以拿到出货或是市场常见的几项重要认证，不会影响到产品出口或是销售为优先，接着才是考量怎麽透过更近一步的设计优化来降低花在处理EMI问题的生产或开发成本，甚或透过更完善的设计提升设备抗EMI影响的运作稳定性表现。

在PCB设计阶段，常用改善EMI问题的方法相当多，延续前述几个重点零组件可能因为空间问题无法透过变更布局优化设计，这时就必须透过调整PCB设计提升相对应的表现，例如，中央处理器的时脉线路是一个大的电磁干扰问题源，或是可以说易受影响敏感的元件，在设计可以在时脉线路中增加防止电磁干扰用的滤波器与时脉产生器。

另在影像驱动IC这类高频运行或是输出／入界面，可以追加设置共模扼流相关零组件；各个重点集成电路之间的线路，尤其是店员之间的线路则可以透过设置旁路电容(Bypass Condenser)改善，透过集成电路电源端的电力供应改善，使得整体架构关键零组件可以更好的运作。

常见电磁干扰的PCB设计改善

一般设计流程可以先将各部分功能线路与元件布局做初步设置与连接，先使用设计模拟验证各种线路布局可能性，找出较合宜的设计方案后即可开始试产样片与制作样品进行验证测试，进样品设计前针对设计即须对易受电磁干扰的部位关注处理可能问题，可用设计经验判断先处理一些可能问题，例如，信号线返回路径过长或转折过多、非连续等问题时，这就有可能让电磁干扰问题加剧，可在进样片生产前先将PCB布局做对应调整，或是设制电源与接地的电容器件改善。

电容设置可以针对处理问题策略导入，像是真对抗电磁干扰用的电容，也可具备抑制部分杂讯效用。另在实际设计时，在集成电路元件的时脉线路、数据传输汇流排等，设置高频导线的图案(Pattern)周边、高频处理器侧分散设置抗干扰电容，也可消除或抑制重点零组件周边的杂讯问题。

改变PCB多层结构

移动设备使用多层电路板相当常见，如先前提到载板面积缩小势必需透过增加PCB层数扩展线路连接的目的，常见可将布线设计于以集成电路实现，让大多数的功能线路直接做在芯片中，减低PCB的线路长度与复杂度，而在无法减省的线路仍须透过多层PCB实作解决。在多层板设计终，可以针对层结构进行改善设计。

例如可在基板外侧上下层做接地层包覆内部的所有信号层，透过地线设计包覆让内部信号线运用焊垫内贯穿孔(Pad on Via)、雷射贯孔等加工技术，让外部信号线设置于内部层进行传输，提升信息传输线路的抗干扰效用。

另在复杂线路布局常见的返回路径设计过于迂回的问题，使用多层电路板也可以运用多层结构缩短返回路径迂回问题。使用多层结构改善线路长度虽然效果显着，但须注意PCB层数增加其实也代表的制作制程更趋繁复、有成本暴增之虞，需考量在有限的成本中发挥最大抗电磁干扰效用。

多点接地优化线路布局

电路板的返回电流，当在多层板与接地层间流动时，会产生电位差，电位差也是电磁干扰多项待处理重点之一，也可能因为透过电路板发生而产生二次杂讯问题。改善方案可以透过接地层与金属板进行多点连接，降低电路板各局部电位差差异，同时降低接地的阻抗。

PCB周边处理也可以有像提升EMI处理效用，例如，在PCB侧面黏贴导电胶，可有效抑制PCB板内层信号线、电源层的线路杂讯，透过与外层接地层的连接提升抗电磁干扰强度，甚至可作为达标至符合规范层级的临门一脚，但这些加工或附加处理，也是会有成本产出，可作为改善设计效用的策略手段使用。