Cadence携手国研院加速AI芯片开发

Cadence携手国研院芯片中心，建置设计验证环境，加速AI芯片开发。

随着AI(人工智能)热潮席卷全球，台湾在科技部的政策推动以及产业界的积极投入下，也呈现出蓬勃发展的样貌，更吸引了全球领先科技业者的合作参与。Cadence(益华电脑)与国家实验研究院芯片系统设计中心(CIC)共同宣布，双方将强化合作关系，透过设计验证加速平台、环境建置及培育人才三管齐下的方式，Cadence将力助学术界加速开发新一代AI芯片应用并培植产业人才。

此次双方的合作，主要重点在于利用Cadence Palladium硬件模拟及系统化的验证方法，建置AI芯片的设计验证环境，以支持学研界专注于AI芯片设计开发。未来参与科技部AI计划的研发团队，以及与国研院芯片中心合作的学术单位，均可透过CIC申请使用此验证平台环境，满足新一代AI芯片的设计需求。此外，为了及早培育校园AI种子，双方的合作中也将针对芯片验证领域，规划软硬件等验证课程，奠定扎实的芯片开发基础。

在举行的合作仪式记者会上，邀请到多位国研院与Cadence的嘉宾，说明双方合作的内容以及此举对台湾推动AI芯片发展的重要性。国研院副院长林盈达表示：「建构完整的生态系统与设计所需的基础架构，是推动AI创新的重要任务。芯片中心将成立AI实验室，未来可提供多样化的研发平台，而Cadence协助建置的硬件验证平台，对于加速AI芯片开发与提升测试覆盖将有绝大助益。」

他指出，科技部力推的半导体射月计划，据统计目前已有约50多个计划正在进行中，未来都将能利用AI实验室以及Cadence设计验证平台的资源，来加速芯片开发。半导体射月计划CEO李泰成补充说，这些AI芯片的应用涵盖医疗、无人载具等各种领域，预计2~4年内就将会有成果展现，科技部也将积极鼓励业界参与，共同开发，让学术界的研究成果能够真正产业化。

国研院芯片中心副主任王建镇亦指出，CIC已建立了世界一流的IC设计环境，致力于为学界提供完整的服务。此次Cadence提供的设计验证加速平台相当重要，不仅象徵CIC与Cadence的合作关系提升到更新的层次，更有助于芯片中心建构完整的AI SoC设计及验证能量。

Cadence副总裁暨硬件系统验证总经理Paul Cunningham表示，在大数据以及数据处理需求的推动下，AI正如火如荼的快速发展，对云端以及边缘运算(edge computing)、甚至网络架构以及数据中心都将带来巨大的变革。为了确保复杂AI芯片开发的品质，并满足上市时程要求，硬件模拟(emulation)技术将扮演日益重要的角色，这正是Palladium硬件加速模拟平台等技术正可发挥之处。

Cadence全球副总裁石丰瑜也呼应说，目前全球AI芯片开发采用了包括GPU、CPU、DSP、FPGA以及新的TPU等各种架构，可谓百花齐放，在带来无限可能性的同时，当然也有许多挑战有待解决。随着制程朝3/5纳米迈进，一颗芯片会内建数十亿个晶体管，如此高的整合度与复杂度，以及昂贵的开发成本，更是需要先进的EDA工具来支持。

他强调，对Cadence来说，透过采用平行运算、分散式架构、机器学习等新技术，让设计工具能更快速、智能地完成设计，以及推动系统级设计实现等，都是我们为了满足新一代芯片设计需求所积极努力的方向。特别是针对硬件模拟，他也坦承国内导入此先进技术的脚步稍为落后，因此透过与CIC合作把此技术带给广泛的学术界使用是很有意义的，将能缩短芯片开发的时间，降低设计错误的成本，并为台湾在AI新时代的成功贡献心力。

针对强化与台湾学术界的合作，Cadence台湾区总经理宋栢安表示，Cadence计划透过以促进产业界与学术界之间的技术交流为宗旨的「Cadence学术网络计划」，针对芯片设计领域技术提供系统化、开放性的在线培育课程，让系统芯片的验证、设计与实现工具能够更广泛地应用在学术研究，以厚植台湾学研界的研发实力。