新思科技完成台积电7纳米制程IP组合投片

新思科技针对台积电7纳米制程技术，成功完成DesignWare基础及界面PHY IP组合的投片，其中包括逻辑库、嵌入式存储器、嵌入式测试及修复、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、以太网络及SATA 6G。其他DesignWare IP，包括LPDDR4x、HBM2和MIPI M-PHY，预计于2017年完成投片。与16FF+制程相比，台积电7纳米制程能让设计人员降低功耗达60%或提升35%的效能。藉由提供针对台积电最新7纳米制程的IP组合，新思科技协助设计人员达到移动、车用及高效能运算应用在功耗及效能上的要求。

台积电设计基础架构行销事业部资深协理Suk Lee表示，新思科技针对台积电不同阶段制程开发出高品质IP。针对台积电7纳米制程，成功完成DesignWare基础及界面IP组合的投片，显示新思科技在IP领域的领导地位，其所开发的IP能协助双方客户透过台积电制程技术，达到在功耗、效能和芯片面积等方面的提升。

新思科技IP暨原型建造行销副总裁John Koeter指出，身为实体IP领导厂商，新思科技成功地在FinFET制程完成超过100次投片。致力于投资开发应用于最先进制程的IP，协助客户实现必要功能并设计出具市场区隔的SoC。针对台积电7纳米制程，完成DesignWare基础及界面IP组合的投片，让设计人员有信心在整合IP与SoC时能大幅降低风险，并加速专案时程。