Silicon Labs推出新时脉树单芯片

Silicon Labs推出新时脉树单芯片。

Silicon Labs (芯科科技，NASDAQ：SLAB)扩展其Si5332任意频率时脉产品系列，新版Si5332将时脉IC和石英晶体参考源整合于同一封装内以简化电路板布局布线和设计。传统解决方案因采用不同时脉IC和晶体供应商，因而存在互通性风险，但一体化的Si5332解决方案可确保产品在使用寿命周期内稳定启动和运作。此外Silicon Labs于Si5332产品系列中纳入多配置支持，使开发人员能将多个时脉树配置整合于单一型号中。

传统的时脉产生器依赖外部石英晶体频率参考，开发人员必须仔细设计晶体界面电路以达到电容负载匹配，确保精准的时脉整合。为使杂讯耦合风险降至最低，开发人员通常不会在晶体附近布置高速信号，如此限制了印刷电路板(PCB)布线的弹性。

Si5332时脉产生器透过在封装中整合高品质晶体消弭了这些限制。除简化设计外，这种方法还能最大限度减少PCB整体占用空间，并大幅提高PCB布线弹性。由于晶体内置而免于受外部PCB杂讯影响，因此相较于使用外部时脉源(190fs RMS，12kHz-20MHz)的Si5332版本，采用芯片内整合晶体的Si5332元件能提供更低的抖动性能(175fs RMS)。

Silicon Labs时脉产品总经理James Wilson表示，Si5332时脉产生器提供业界最高时脉整合水准，可在10/25/100G数据中心、通讯、工业和广播影音应用中实现完整的时脉树整合。由于元件皆来自单一供应商Silicon Labs，因而此完整时脉解决方案更能降低供应链复杂性。

Si5332时脉运用Silicon Labs的MultiSynth技术，提供具备杰出抖动性能的任意频率、任意输出时脉整合。Si5332支持多达12个时脉输出，每个输出时脉可选择不同信号格式(LVDS、LVPECL、HCSL和LVCMOS)和独立的1.8-3.3V VDDO，以连接各种FPGA、ASIC、以太网络交换器/PHY、处理器、SoC，以及包括PCIe在内的高速SerDes，而这些功能特性使Si5332能在单一IC中整合时脉树。

新型多配置功能将时脉整合提升至新层次，可在单一IC中整合多达16种独特的时脉树配置。单一Si5332型号可取代晶体振荡器(XO)加上缓冲器、时脉产生器、时脉产生器加缓冲器等时脉树，每种独特的配置可透过硬件接脚进行接脚选择，无须使用序列界面来重新配置支持不同的频率。多配置功能特性藉由单一型号简化跨域多平台和设计元件认证，而非引入不同的时脉元件来支持不同的频率组合。

Silicon Labs ClockBuilder Pro(CBPro)软件支持Si5332时脉产生器，使元件整合和定制化更为简易。