穿戴装置吹起轻薄风 带动封测技术大进化

在使用者体验当道的状况下，穿戴式装置业者亦极力推出更小、更便于携带的装置，让消费者可随时侦测心跳、运动状况等生理信息，乃至于记录骑乘自行车的完整历程。图片来源：Garmin

尽管智能手机出货量在2016年出货量创下13.6亿的新高，但成长率仅有4.7%左右，且平均销售价格也不断持续下滑中。为求能够在竞争激烈的市场中胜出，各家业者在加快新款手机推出速度之虞，也着重在软件新功能的研发，以及推出更轻、更薄的手机，以2009年上市的Apple iPhone 3GS为例，手机厚度为12.3mm、重量为135克，但是2016年上市的Apple iPhone 7，在功能与运算能力大幅提升的状况下，手机厚度反而缩减到7.1mm、重量则仅微增到138克。

前述状况也出现在当红穿戴式装置上，在使用者体验当道的状况下，业者亦极力推出更小、更便于携带的装置，让消费者可随时侦测心跳、运动状况等生理信息，乃至于记录骑乘自行车的完整历程。只是受惠于半导体制成从早期32/28nm，进步到主流的16/14nm，各种芯片体积得以缩小，但若没有先进封测技术加持，缩短各芯片之间电流与数据的传输距离，亦恐怕不易达成轻薄短小的目标。

预先整合多颗芯片  系统级封装有助缩小体积

传统电子设备的芯片封装方式，多半采用单列直插封装、插针网格阵列、球栅阵列封装等，不仅可保护核心芯片运作过程中的安全，亦能防止碰撞或划伤的物理损坏，并提供对外连接的引脚，可方便与其他芯片串连。最后，再利用线径15？50微米的金属线材，将芯片及导线架连接起来的打线接合技术，串连整个电路板中的各种应用芯片芯片，便能完成让电子设备能够正常运作的目的。

尽管前述传统封测技术已相当成熟，且具备良率高、成本低廉的优点，但是受限于材料上的物理限制，已经很难在既有基础上将芯片之间的距离缩短，以至于无法符合时下轻、薄的趋势，以及更省电的要求。为此，许多半导体业者、封测业者便舍弃前述传统技术，改以系统级封装(SiP)、晶圆级芯片尺寸封装(WL-CSP)的方式，将传感元件、微控制器、处理器、存储器、被动元件、功率放大器等关键元件，整合体积愈来愈小的移动设备中。

简单来说，系统级封装是SOC为基础所发展出来的先进封装技术，即是将芯片以2D、3D的方式接合到整合型基板的封装方式，构建成更为复杂的、完整的系统。

该技术包括多芯片模块、多芯片封装、芯片堆叠、堆叠式封装、Package in Package、内埋元件基板等多种，尽管封装方式与应用面相稍有差异，但最大特色在于能够减小封装体积、重量，以及达成降低功耗的目标。

节省空间与距离  覆晶封装技术受青睐

身为全球封测市场龙头的日月光，在系统级封装之外，也在2016年Computex Taipei中，展出针对消费性电子体轻薄化设计的覆晶封装技术(Flip-Chip)，为微型化、移动设备与物联网提供所需解决方案。

覆晶封装技术是将芯片连接点，转变成凸块成为晶圆凸块(wafer bumping)后，在将芯片翻转过来使凸块与基板直接连结，即可达成节省下空间的目标。

由于晶圆凸块上每个凸点皆是IC信号接点，多用于体积较小的封装产品上，其运作原理为利用薄膜制程、蒸镀、电镀或印刷技术，将焊锡直接置于IC脚垫上，接着再利用热能将凸块熔融，并进行封装，具有密度大、低感应、散热能力佳等优点。

至于覆晶封装内部，则是利用凸块作为电气通导路径，分布范围整个芯片，位于芯片中心附近的凸块品质检测，则仰赖赖自动化检测设备以确保凸块品质，借此达成高良率目标，也是目前穿戴式装置常用的封测技术之一。

至于时下讨论度极高的晶圆级封装(Wafer Level Packaging；WLP)，则是在整片晶圆生产完成后，直接在晶圆上进行封装测试，完成之后才切割制成单颗IC，不须经过打线或填胶，而封装之后的芯片尺寸等同晶粒原来大小，因此常被称为芯片尺寸晶圆级封装(Wafer Level Chip Scale Package；WLCSP)。

相较于前述封装方式，WLP具有较小封装尺寸与较佳电性表现的优势，较容易组装制程、降低整体生产成本等。此外，由于WLP可整合晶圆制造、封装和测试，可省下送去封测厂封测的时间，可简化晶圆代工到产品出货的制造过程。

传统WLP封装多采用Fan in型态，但是伴随IC信号输出的接脚数目增加，对球距要求趋于严格，加上部分元件对于封装后尺寸、信号输出脚位元位置的调整需求，因此变化衍生出Fan out，或是Fan in及Fan out相互运用等各式新型WLP封装型态，其制程概念已跳脱传统WLP封装。

目前WLP主要搭配28、16纳米等先进制程使用，主打价格较高、诉求效能的消费性电子产品。而看好WLP未来发展潜力，包括日月光、矽品、力成等大型封测厂，以及主打定制化服务的新晶圆或封测厂，均积极加强化高端封装制程能力，期望借此争取到毛利较高的订单，同时强化因应物联网时代来临的能力。

突破材料、成本瓶颈  扇出型晶圆级封装技术锁定穿戴装置

尽管台积电始终没有公开承认，不过多数专家认为该公司能够独揽Apple iPhone 7订单的关键，便在于拥有自行研发的整合扇出型晶圆级封装技术(Integrated Fan-Out)，能够满足智能手机芯片接脚数目快速增加，以及对体积必须轻薄、短小的要求。

该技术是以前述Fan out技术为基础，最大特性在于不需要搭配基板使用，即可让多种不同芯片彼此沟通与交换数据，省去传统封装制程时间与成本，不仅封测成本相对便宜，封装厚度也可变得更薄，完全迎合时下消费电子产品走向便于携带的趋势。

其实，扇出型晶圆级封装概念是由英特尔移动(Intel Mobile)提出，并且在2009-2010年期间商业化量产，初期主要应用在手机基带芯片的单芯片封装，2012年则首度被应用在无线通讯设备之中。

然而若要在28纳米、16纳米等先进制程使用扇出型晶圆级封装技术，则必须克服焊接点的热机械行为、芯片位置之精确度、晶圆的翘曲行为、胶体的剥落现象等问题，所以该封测技术曾经一度面临应用上瓶颈，被许多专家视为不适合商业化使用。

不过，随着台积电克服材料、技术上问题，顺利将扇出型晶圆级封装应用在Apple iPhone 7上，又重新证明该技术是目前迎合穿戴式装置轻薄趋势的最佳方案，目前也吸引不少大封测厂积极布局，期望以此抢攻上万亿美元的物联网商机。