市政府
活动+

Silicon Labs发表新时脉产品系列

  • 郑斐文
Silicon Labs新时脉产品系列。

Silicon Labs(芯科科技)发布扩展其时脉产品系列,以满足56G PAM-4 SerDes和新兴112G串行应用对于高性能时脉的要求。

目前Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx等领先交换SoC、PHY、FPGA和ASIC制造商正逐渐转移至56G PAM-4 SerDes技术,以支持更高带宽的100G+以太网络和光网络设计。为满足56G SerDes参考时脉的严格要求,硬件开发人员通常需要100 fs(典型值)以下RMS相位抖动规范的时脉,这些设计通常也混用于CPU和系统时脉的其它频率。

Silicon Labs为56G设计提供完全集成的时脉IC解决方案,该解决方案将SerDes、CPU和系统时脉集成至单一元件中。

Silicon Labs的新型时脉和振荡器产品满足现今严格的56G SerDes要求、以及新兴的112G串行SerDes设计需求,这些设计在未来的资料中心和通讯应用中将迅速发展。

Silicon Labs时脉产品资深营销总监James Wilson表示,Silicon Labs的新型时脉产生器、抖动衰减器和VCXO/XO适用基于56G SerDes的最新100/200/400/600G通讯和资料中心设计。无论是设计同步或是自由运行的系统,Silicon Labs都能提供合适的超高性能时脉解决方案来满足其56G SerDes应用需求。

Silicon Labs Si5391能从单一IC提供200/400/600G设计所需全部时脉频率的时脉产生器,同时为56G SerDes参考时脉提供100 fs以下的RMS相位抖动性能。透过多达12个差动输出,Si5391时脉提供频率弹性的A/B/C/D等级选项,而精密校准P级选项可为56G SerDes设计中所需的时脉率提供优化的69 fs(典型值)规格RMS相位抖动性能。Si5391是一款100 fs以下「时脉树单芯片」解决方案,设计旨在从同一IC合成所有输出频率,同时满足56G PAM-4参考时脉抖动要求和容限。

Silicon Labs Si539x为超低抖动时脉,可满足网络基础设施的严格规范和高性能要求,可降低各种时脉应用的成本和复杂性。Si539x任意频率抖动衰减时脉能够产生任意输入频率和输出频率组合,同时提供90 fs RMS相位抖动。Si5395/4/2 P级元件则为56G/112G SerDes时脉应用提供69 fs RMS典型相位抖动。

新型Si56x Ultra Series VCXO和XO系列产品适用于需要超低抖动振荡器的下一代高性能时脉应用。Si56x VCXO/XO可客制化为高达3GHz的任意频率,支持较先前Silicon Labs VCXO产品两倍的操作频率范围,且抖动减半。Si56x振荡器采用业界标准的5mm x 7mm和3.2mm x 5mm封装,输出提供单路、双路、四路和I2C可编程选项,与传统XO、VCXO和VCSO兼容并可直接替换。该系列元件的典型相位抖动低至90 fs。

Silicon Labs并提供Si54x Ultra Series XO系列产品。Si54x XO专为56G架构而设计,其依靠四阶脉冲振幅调度(PAM-4)讯号进行串行资料传输,以增加每通道的位元速率,同时保持带宽不变。使用Si54x XO作为低抖动参考时脉可最大限度的提高讯号杂讯比(SNR)容限,最大限度的减少误码并提高讯号完整性。Si54x系列产品典型相位抖动低至80 fs。

更多关键字报导: Silicon Labs 时脉