非挥发性存储器在无线4G平台的应用趋势

旺宏产品行销经理周志鸿谈非挥发性存储器。

面对未来4G移动通讯的应用，旺宏以全球第一大串行式Serial NOR FLASH快闪存储器供应商之势，推出Quad 4x75Mh DTR技术、600Mb/s传输速率的高速串行式NOR，可简化4G平台PCB布线与降低成本；在面对浮闸设计的NAND Flash即将濒临微缩制程上的物理极限之际，旺宏提出藉由3D矽晶堆叠以及电荷捕捉技术(Charge Trap；CT)的导入，进一步驱动NAND FLASH存储器容量密度的进展…

旺宏专注研发 为全球最大Serial Flash领导厂商

旺宏电子(Macronix)于1989年创立于台湾新竹科学工业园区，为拥有自有品牌及技术之非挥发性存储器领导厂商。自创立以来，旺宏专注于自有技术及产品研发，近年来每年约投资营业额的10-12%于研发工作，专业研发团队逾740人，约占全公司员工之15.7%，累积取得全球专利逾4300项，其中65%为国际专利，卓越成果荣获「100年国家发明创作奖」之贡献奖。而美国权威调研谘询机构专利委员会 (The Patent Board)于十月底最新公布的专利排名结果，旺宏专利实力为台湾半导体业第一，全球排名18。

旺宏为全球第一大串行式快闪存储器(Serial Flash)供应商，全球市占率逾35%。旺宏早于2009年10月即领先业界推出全球第一颗256Mbit Serial Flash。今年更全力支持JEDEC日前发布的JESD216新规格-Serial Flash Discoverable Parameter(SFDP)，并积极内建于所生产制造之全系列Serial Flash产品中，再次展现在非挥发性存储器业界的创新领导地位。

预见未来新兴4G通讯应用将往高速联网速度以及大容量记忆储存方向发展，旺宏产品行销经理周志鸿认为，高密度的存储器技术开发势在必行。在2011年移动平台设计上，将会是SoC芯片搭NAND储存数据，而储存程序码的NOR则是结合执行程序码RAM，预计到2014年以后，数据储存端将会采用现存之TCL NAND 与新时代的3D NAND，而储存程序端则可能选用NOR、PCM、SONOS/RRAM/MRAM等选择。

浮闸型快闪存储器濒临制程极限

周志鸿提到单颗512Mb NAND Flash可适合2G/2.5G/2.75G应用，但到3.5G时代时，则NAND Flash 必须从单颗2Gb起跳。预估2013年4G将会普及，届时使用的NAND将从单颗8Gb容量起跳。目前以传统浮闸式为基本记忆晶胞的NAND Flash在制程微缩上已经逼近到1xnm，该尺寸即将濒临物理极限。原因出自于在如此之小的体积内，所能储存的电荷数，已经濒临统计误差的极限，换言之，如此之少的电子数所能提供的信号，已经无法有效判别，而且元件的反覆操作的可靠度也大幅退化。此外当制程微缩到极至，每个存储器晶胞会相互紧邻而立，此时在数据读取时，会出现在某一Flash记忆页被重复选择读后，其相邻的记忆页极易会受到干扰，而造成数据遗失现象，因此通常NAND Flash需本身内建或藉由外部Controller或系统本身Software/Firmware来设计防止Read Disturbance机制，以及具备更多的ECC侦错修正位元处理能力。目前2xnm的SLC/MLC/TLC NAND，其ECC位元数已经分别暴增至8bit/512B、40bit/1KB与60bit/1KB，

以现有Linux/Android开机系统中，其存储器必须提供80Mb给开机档、80Mb给媒体内容档以及约1Gb左右给Android系统档。至于小容量但需经常读写的部份可藉由配置串行NOR Flash 128Mb~2Gb容量提供存放与直接执行；至于像是1Gb以上的Andorid数据储存、则快取区域与备存区域则需用额外使用NAND/eMMC储存。对于Serial NOR Flash在4G智能手机应用上，可由Modem、应用处理器搭配Serial Flash与NAND+DDR所组成。Serial Flash可提供编码保全的启动加载档、启始与软件服务更新，以及受编码保护的使用者数据与档案储存。

周志鸿特别针对SLC NAND、Synchronous NAND、Quad Serial NOR、Quad DTR
Serial NOR做了特性列表：一般SLC NAND与Synchronous NAND均需要额外的控制芯片，前者读取速度仅40Mb/s，Synchronous NAND(ONFi或Toggle)则可拉高到400Mb/s，不过旺宏所推出的Quad Serial NOR其读取速度达416Mb/s，而Quad DTR Serial NOR读取速度更是高达832Mb/s。相较于Parallel Flash而言，Serial Flash可以简化布线与PCB大小，减少EMI电磁干扰，降低成本与功耗。目前旺宏提供4x75Mhz DTR Serial Flash可提供600Mb/s传输速率。

相变化存储器(PCM)与3D堆叠存储器的动态

周志鸿提到相变化存储器(Phase Change Memory；PCM)，其物理特性像是可微缩、位元切换性、写入速度、耐受度与非挥发性都相当良好，不过目前在单位容量成本仍无法跟NAND Flash竞争，在良率与耐用度也无法跟NOR、NAND匹敌，而制造成本依旧高于目前现有的Flash。此外，PCM 在生产时，面临一实际问题，那就是PCM存储器SMT生产流程时，须经过250℃锡炉后退火降温到150℃，高温会促使PCM的存储器晶胞内其材料从非结晶态转变到结晶态，这使得原本焊接前预录的程序码损坏而需进行重置或重新烧录。目前业界正以开发新材料，新的软件驱动方式，或是限定只能焊接在PCB板上进行数据写入的方式来因应。

在3D堆叠存储器部分，周志鸿以 3D存储器发展的历史回顾做为开场白，他提到旺宏早在2006年即提出Multi TFT(Thin Film Transistor)的堆叠NAND设计概念，同年三星也发表Stacked NAND堆叠式快闪存储器，但因这种3D堆叠存储器虽使得存储器密度增加，但在制造成本上却未见明显降低。直到2007年东芝所发表一刀定位的BiCS的概念，将3D记体体引入低成本制作的新纪元。而后续接连几年其他研发单位的发展例如BeSang Inc公司所发表Si Pillar 3D NAND；2009年东芝发表P-BiCS、三星发表TCAT、VG-NAND与VSAT，以及2010年旺宏发表VG TFT，2011发表PNVG TFT，同年Hynix的Hybrid 3D技术等，都是建立在BiCS的概念上进一步衍生之创新发展。

为了说明BiCS为何能降低成本，周志鸿以一简单的图示表示。他以同样是堆叠8层NAND Flash矽晶为例，3D Stacked NAND总共需要27+5*7=62道光罩制程步骤，而BiCS仅需要28道光罩。原因在于BiCS是先将SiO2/Si重复成长，然而再以一道之光罩来完成孔洞，随后再成长记忆层，其存储器晶胞是垂直排列串接而成，这样的制作方式，大幅降低光罩的需求数，因而能降低成本。以目前3D存储器制程，在3xnm下，SLC与MLC在8层/16层堆叠下，其存储器容量将可达到128/256Gb、256/512Gb，若存储器晶胞的尺寸进入2xnm则可达到256/512Gb、512Gb/1Tb。若与目前市场上之32Gb芯片相比 (此32Gb 乃是3x nm 制程技术且为平面结构)，8层堆叠的3D NAND在同样存储器容量的条件下，其晶粒面积仅为32Gb TLC NAND的1/2.5(40%)。

有监于走向云端服务对大容量存储器的需求，旺宏亦提前投入3D 存储器的研发，并在2010年VLSI研讨会上，发表了以75纳米制程，TFT BE-SONOS制程技术所完成的VG(Verticle Gate垂直闸) 3D NAND。该3D NAND集结了8道NAND矽晶电路层，藉由3D堆叠技术，以现有的75nm成熟制程达到了和现有其他公司以2x？先进技术所开发出来Flash产品的等效容量，因此在成本上具有高度竞争力。

最后，周志鸿指出，旺宏在NOR Flash拥有广泛规格及容量的产品线，并计划拓展到NAND Flash，将成为完整的Flash解决方案提供者。