英雄所见略同 台积 Intel 集中火力发展3D IC封装

本次异质整合高峰论坛，共邀请12位来自国际一线大厂、政府及学术界的讲者

随着AI趋势成形，大数据、云端、数据中心、5G等成为显学，各类高效能运算(HPC)芯片需求窜出，21世纪迈入「运算无所不在」的时代。半导体产业面对低延迟、低功耗、高带宽以及更广泛应用，随着摩尔定律逐渐逼近物理极限，「异质整合」(Heterogeneous Integration)成为业界热议话题，更开启3D IC的崭新世界。

SEMI国际半导体产业协会日前所举办的异质整合高峰论坛，邀请12位来自国际一线大厂、政府及学术界的讲者，从先进封装、设计、制造、矽光子、设备、材料等面向，分享前瞻策略，共同探讨异质整合所带来的技术变革与市场机会。其中，英特尔(Intel)与台积电两大半导体产业龙头同台，共同看好「3D IC封装」的先进技术方向，成为此次最大亮点。

英特尔封装测试整合技术(Assembly and Test Technology Integration)副总裁Koushik Banerjee表示，在同一封装上的异质整合，将可达到多重制程节点、多元矽智财(IP)、多功能、低功耗、高带宽的目标。2019年下半英特尔预计推出首款3D封装Foveros产品，便是结合其10纳米HPC芯片(chiplet)以及低功耗22纳米底层芯片(base die)，最上层再整合存储器进行系统封装。英特尔更预期未来潜在的先进封装技术方向，将是Foveros搭配嵌入式多芯片互连桥接(EMIB)的组合。

台积电在异质整合上的布局，也将持续升级2.5D IC封装的CoWoS、InFO等「晶圆级」封装制程的产品，推出SoIC、WoW(wafer-on-wafer)两大3D晶圆堆叠技术。先进封装技术暨服务副总经理廖德堆指出，台积电将正式进入3D IC封装的新时代，其中SoIC基于Chip-on-Wafer概念，可异质整合一对多或是不同制程节点芯片，弹性较大；WoW则是整合两片良率都很高的晶圆，将适用于同样尺寸、成熟制程产品。

ATOTECH、科林研发(Lam Research)、矽品、矽格、益华电脑(Cadence)、弘塑集团等产业代表，工研院、工业局及台科大电子系特聘教授李三良皆从设备材料、测试角度切入，探讨不同产业价值链在加速异质整合技术成熟所扮演之重要角色。

即将在9月18~20日登场的SEMICON Taiwan 2019国际半导体展，将于展会中聚焦下一波半导体发展关键的异质整合技术，包括3D IC，扇出型晶圆级(FOWLP)／面板级(FOPLP)封装、矽光子、Micro LED、化合物半导体、自动光学检测、系统级测试(SLT)等，并且设有异质整合技术创新馆，展出最新技术应用趋势，同时期也将举办多场国际高峰论坛，聚焦系统级封测(SiP)、电子系统设计、智能数据、智能汽车等系列主题。