Reserch
活动+

半导体往三维制程的路径

  • 林育中
图为SK海力士于美国研讨会公开的最新96层3D NAND Flash技术。SK海力士

当摩尔定律渐趋迟缓时,还能持续不断创造经济价值的方向之一是往三维(3D)制程的方向走。3D的努力最早始于封装:不能集成在同一个芯片上,那么封装在一起吧!但是也碰到了挑战—连接各层芯片的矽穿孔(Through Silicon Via;TSV)精度有限,因此也限缩了应用的范围。

现在处于研发阶段的三维单晶堆叠(3D monolithic stacking)基本上也是芯片的堆叠。首先将需要高温制程的芯片置于最底层,上面再叠上已部分制程处理的芯片,继续进行剩余制程。三维单晶堆叠被寄予厚望,但实际应用有待展示。

现在被应用于实际生产的3D技术是3D cross point以及3D NAND,后者我称之为真正的3D,因为制作过程有本质上的差异—晶体管和存储器都站起来了!这二者目前都用于需要高密度的存储器。Cross point已用于PCM,预计将来ReRAM达到较高密度也会用cross point的技术。

Cross point将开关存储器的晶体管置于存储器区块的四周和上下,借以选择一特定三维座标记忆单元的开或关。依存储器的特性,如果存储器的开?关电流比不够大时,毎个存储器还要加装选择器(selector),以避免溢出电流四出流窜。

虽然cross point的存储器是3D堆叠,但是制作时每一层存储器都需要相应的光罩层数来制作,所以制作成本的降幅有限,主要的好处在存储器的密度可以提升。在ASML的技术路标中,到2023年cross point存储器的堆叠可达8层。

3D NAND的制程则迥然有别,我觉得这才是真正的3D制程。虽然现在的层数已达到96层,但光罩数目基本上还是4、5层,多的只是为良率买保险。ASML的技术路标中,2023年3D NAND可达512层。

由于在蚀刻技术上解决了高宽高比(high aspect ratio)的问题,让3D结构中深邃的沟槽(trench)和孔洞(hole)得以顺利形成。这个堆叠层数的未来长成空间可期。兼之每记忆单元可存位元数、每个记忆单元的高度等都还有改善空间,这是半导体制程中少数还能维持有过去类似制程微缩持续性蓬勃发展势头的领域。

看3D NAND的制程,感叹半导体制程的设计巧夺天工。未来那种新兴存储器能夺取存储级存储器(storage class memory)的市场区块,甚至最终成为存储器中计算(computing in memory)的最终人选,就端看有没有机会用真正3D制程来设计结构。

现为DIGITIMES顾问,1988年获物理学博士学位,任教于中央大学,后转往科技产业发展。曾任茂德科技董事及副总、普天茂德科技总经理、康帝科技总经理等职位。曾于 Taiwan Semicon 任咨询委员,主持黄光论坛。2001~2002 获选为台湾半导体产业协会监事、监事长。现在于台大物理系访问研究,主要研究领域为自旋电子学相关物质及机制的基础研究。